飽和電流(I Dsat )

本論文的電性量測結果，採用閘極電壓(Vth-1V)所量測出汲極飽和電流(Drain Saturation Current，ID,sat)來作討論。由圖2-12可觀察到，隨著元件通道長度增加，

驅動電流有下降的趨勢。當其長度越長時，汲極的電壓造成通道內汲極-源極電場 效應越小，使得驅動電流減少，此特性符合傳統MOSFET之飽和區電流公式(6)所 示：

28

I_D(sat) =1

2μC_oxW

L (V_GS− V_th)² (6)

2.5 不同尺寸與鰭數結構之基本電性

2.5.1 不同通道長度與鰭數結構實驗設計

(1) 不同通道長度之元件

本實驗中，觀察 pFET 在不同長度之基本電性比較。元件尺寸，相同鰭寬度、

高度遭，長度則依序為 20nm、60nm、90nm 比較其 Vth、Gm-VG曲線、ID-VG曲線、

ID-VD曲線、IG-VG曲線(Leakage)。

(2) 不同鰭數結構之元件

本實驗中，觀察 pFET 在不同鰭數結構下之基本電性比較。元件尺寸，在相同 鰭高度、寬度下，固定通道長度為 90nm，單鰭結構與鰭數目為 40 之結構比較其 Vth、Gm-VG曲線、ID-VG曲線、ID-VD曲線、IG-VG曲線(Leakage)。

2.5.2 不同通道長度與鰭數結構之電性分析

(1) 不同通道長度之元件

pFET 在相同鰭寬度及高度下，依序觀察其通道長度在 20nm, 60nm 及 90nm 下 之基本電性，並分別呈現單鰭結構及鰭數為 40 結構下之量測結果並討論之。

圖 2-12 及圖 2-13 分別為 pFET 在單鰭結構及鰭數為 40 結構下的臨界電壓圖。

臨界電壓值在兩種結構下都隨著通道長度的縮短而下降，符合短通道效應，不同的 是鰭數為 40 之結構，其下降的幅度是較為線性的，單鰭結構則是在通道長度為 60nm 時即大幅下滑。更可以發現鰭數為 40 結構的臨界電壓較單鰭結構來的略高。

圖 2-14 及 2-15 分別為 pFET 在單鰭結構及鰭數為 40 結構下的 Gm-VG圖。可以觀 察到，兩種結構皆是隨著通道長度的增加向左方 shift，而通道長度在 90nm 時，明 顯較 20nm 及 60nm 時 shift 的情況更嚴重，這是因為閘極長度為 20nm 及 60nm 元

29

30

圖 2-23 及圖 2-24 分別為 pFET 在通道長度為 90nm 時不同鰭數對鰭數作歸一化前 後的 ID-VG圖。我們仍然可以看到歸一化前相當閘極電壓下，鰭數為 40 結構的汲 極電流較單鰭結構大上許多，歸一化後又如同 Gm,MAX之現象，單鰭結構反而略高，

但兩者相當接近，另外在歸一化後的次臨界擺幅上可見到鰭數為 40 結構的次臨界 擺幅反而較單鰭結構來的高，開關特性較差。由臨界電流的偏高、歸一化後的 Gm 值及次臨界擺幅觀察到的現象，我們可以發現多重鰭結構的元件開關特性較單鰭 結構來的差，這是因為多重鰭結構內部通道彼此非常接近，在閘極給了偏壓形成閘 極偏壓電場後，通道內吸引出的反轉電荷對鄰近通道內的反轉電荷彼此互相排斥，

產生耦合效應，導致通道間的閘極偏壓電場不再只受閘極偏壓影響，需考慮載子間 的排斥效應與偏壓電場共同作用形成耦合電場，因為同性載子的排斥力，此耦合電 場應該是較原先的閘極偏壓電場小，等效的閘極偏壓電場是下降的，閘極對通道的 控制能力因此變的較差，元件開關特性自然變差。圖 2-25 及圖 2-26 分別為 pFET 在通道長度為 90nm 時不同鰭數對鰭數作歸一化前後的 ID-VD圖。亦同之前所觀察 到之現象，鰭數為 40 結構之 ID值較單鰭結構多了 3190%，鰭數差異的影響相當巨 大，然而也如同前面之狀況，歸一化後單鰭結構則較鰭數為 40 結構多了 18%。此 現象亦可由通道間的耦合效應說明。對單一通道而言，多重鰭結構因等效閘極偏壓 電場較小，在通道內被吸引出來的反轉電荷較單鰭結構來的少，故歸一化後可發現 鰭數為 40 結構的驅動電流較單鰭結構來的低。

31

第三章 元件可靠度量測與分析

科技發展越來越迅速，隨著半導體製程技術不斷演進，人們對於產品的需求也 越來越高，為了滿足消費者的需求，除了要求元件尺寸面積不斷微縮、運作速度不 斷加快，且元件密度的持續上升、材料不斷的開發更新、電路越來越複雜，在這樣 多重條件的趨勢之下，探討半導體元件的可靠性議題更顯得不容忽視[1,6]。

可靠性議題是提升半導體工業發展的主要任務，而常見的可靠度研究亦可分 為下列五種：

(1) 正 / 負 正 偏 壓 溫 度 不 穩 定 性 (Positive/Negative Bias Temperature Instability, PBTI/NBTI)。

(2) 熱載子效應(Hot Carrier Injection / Effect，HCI/HCE)。

(3) 時依性介電層崩潰(Time Dependent Dielectric Breakdown，TDDB)。

(4) 崩潰電荷(Breakdown Charge，QBD)。

(5) 電致遷移(Electro migration，EM)。

本章節主要以 NBTI 對不同鰭數結構之 FinFET 元件做可靠度偏壓測試。為了 瞭解 FinFET 的可靠度，我們將以負偏壓不穩定性對元件做電性壓迫測試，並針對 不同鰭數結構進行深入的探討與分析。

32

3.1 負偏壓溫度不穩定效應(Negative Bias Temperature Instability)

元件在氧化層及界面上，都有缺陷存在著，這是因為矽基板和氧化層兩者在基

對於負偏壓溫度不穩定度的元件退化現象，我們以 Reaction-Diffusion(R-D) model 加以解釋，它也是目前唯一可以解釋 NBTI 下 power-law 公式與介面缺陷產

33

求解上述之微分方程，在 power law 時間冪公式可得到其 n 值，如表 1-1 所示，分 別代表 H 以不行型式自介面游離[20]。

本篇論文主要以討論 P-Channel FinFET 為主，則 P 型的電晶體需要在閘極端 (VG)施加負偏壓，源極與汲極及基底端皆接地。圖 3-1 是本實驗負偏壓不穩定效應 量測流程圖，我們探討在元件在同樣鰭長度、寬度、高度，單鰭結構與鰭數為 40 結構在不同 NBTI 電壓之下元件退化情形。

34

3.1.1 NBTI 實驗設計

(一) 不同電壓之 NBTI

圖 3-1 是本實驗負偏壓不穩定度量測流程圖，我們分別探討單鰭結構與鰭數為 40 結構之元件在同樣鰭長度、寬度、高度，不同 NBTI 電壓之下元件退化之情形。

固定通道長度為 90nm，電壓方面將元件的基極端(Body)、源極端(Source)、汲極端 (Drain)同時接地(VB=VS=VD=0)，而閘極端(Gate)給定負偏壓，且依序從-2.3V、-2.4V、

-2.5V 遞增，量測時間分別以 0 秒至 100 分鐘進行電壓壓迫測試，在觀察量測出之 ID-VG、ID-VD及 IG-VG圖形，其臨界電壓 Vth、轉導 Gm、次臨界擺幅 SS 及 ID衰退 (ID degeneration)等電性，在不同電壓下之退化型情形。

(二) 不同鰭數目之 NBTI

元件固定通道長度為 90nm，我們同時呈現單鰭結構與鰭數為 40 結構之元件，

在閘極端(Gate)給定負偏壓，且依序從-2.3V、-2.4V、-2.5V 遞增，基極端(Body)、

源極端(Source)、汲極端(Drain)同時接地(VB=VS=VD=0)，將 100min 後之 ID-VG、ID -VD及 IG-VG圖形，比較單重結構與鰭數為 40 結構之臨界電壓 Vth、轉導 Gm、次臨 界擺幅 SS 及 ID衰退(ID degeneration)等電性，並討論多重鰭數結構之影響。

35

3.1.2 NBTI 實驗結果

(一) 不同電壓之 NBTI

pFET 在通道長度為 90nm 下，閘極端(Gate)依序從-2.3V、-2.4V、-2.5V 遞增給 定負偏壓，基極端(Body)、源極端(Source)、汲極端(Drain)同時接地(VB=VS=VD=0)，

分別探討單鰭結構與鰭數為 40 結構之量測結果並討論之。

圖 3-2、圖 3-3 及圖 3-4 分別為 pFET 單鰭結構下在閘極加上-2.3V、-2.4V 及-2.5V 的 Stress 電壓 100 分鐘前後的臨界電壓圖。臨界電壓值隨著 Stress 時間向左 偏移(變大)，最終在 100min 偏移了 28.57%、40%、50.19%。圖 3-5 為 pFET 單鰭 結構下在不同閘極偏壓下 Stress100 分鐘前後的臨界電壓變化圖，可以看到隨著閘 極給予的偏壓上升，臨界電壓偏移的幅度越明顯。圖 3-6 為 pFET 單鰭結構下在閘 極加上-2.3V,-2.4V,-2.5V 的 Stress 電壓 100 分鐘前後,臨界電壓變化量對 Stress 時間 變化圖。由 Power Law 公式可以得到其 n 值，分別為 0.169、0.188 及 0.195 皆小於 方，隨著 Stress 時間向左 shift，最終在 100min 偏移了 7.83%、11.4%、16.5%。圖 3-10 為 pFET 單鰭結構下在閘極加上不同的 Stress 電壓 100 分鐘前後的∆Gm,MAX圖，

隨著電性壓迫的時間，Gm,MAX 的衰退幅度越明顯，閘極給予的偏壓越高衰退程度 也越劇烈。圖 3-11、圖 3-12 及圖 3-13 分別為 pFET 單鰭結構下在閘極加上-2.3V、

-2.4V 及-2.5V 的 Stress 電壓 100 分鐘前後的 ID-VG圖。由 ID-VG圖中曲線斜率的改 變及直接計算次臨界擺幅值，可以發現隨著電性壓迫的時間開始上升，次臨界擺幅 開始上升，最終在 100min 上升了 16.65%、11.82%、20.21%。圖 3-14、圖 3-15 及 圖 3-16 分別為 pFET 單鰭結構下在閘極加上-2.3V、-2.4V 及-2.5V 的 Stress 電壓 100 分鐘前後的 ID-VD圖。由 ID-VD圖可以發現隨著 Stress 時間開始上升，驅動電 流開始衰退，最終在 100min 衰退了 3.34%、6.22%、4.39%。圖 3-17 pFET 單鰭結

36

構下在閘極加上不同 Stress 電壓 100 分鐘前後的 ID degradation 圖，隨著電性壓迫 的時間上升，驅動電流退化的越明顯。圖 3-18、圖 3-19 及圖 3-20 分別為 pFET 鰭 數為 40 結構下在閘極加上-2.3V、-2.4V 及-2.5V 的 Stress 電壓 100 分鐘前後的臨界 電壓圖。臨界電壓值隨著 Stress 時間向左偏移(變大)，最終在 100min 偏移了 30.08%、

41.21%、57.56%。圖 3-21 為 pFET 鰭數為 40 結構下在閘極加上不同的 Stress 電壓 100 分鐘前後的臨界電壓(Vth)變化圖。可以看到隨著電性壓迫的時間上升，偏移量 也越大。閘極給予的電流越大偏移量也越多，但變化量的上升趨勢相當。圖 3-22 為 pFET 鰭數為 40 結構下在閘極加上-2.3V,-2.4V,-2.5V 的 Stress 電壓 100 分鐘前 後,臨界電壓變化量對 Stress 時間變化圖。由 Power Law 公式可以得到其 n 值，分 別為 0.189、0.198 及 0.197 皆小於 1/6。這裡還可以觀察到，閘極電壓給定-2.3V 時 與-2.4V 及-2.5V，有些微的差距，但大致上相當接近。圖 3-23、圖 3-24 及圖 3-25 分別為 pFET 鰭數為 40 結構下在閘極加上-2.3V、-2.4V 及-2.5V 的 Stress 電壓 100 分鐘前後的 Gm-VG圖。可以看到 Gm-VG圖在達到 Gm,MAX前的右方，隨著 Stress 時間向左 shift，最終在 100min 偏移了 9.16%、11.05%、12.43%。隨著電性壓迫時 間的上升，shift 量也越多。圖 3-26 為 pFET 鰭數為 40 結構下在閘極加上不同 Stress 電壓 100 分鐘前後的∆Gm,MAX圖。可以發現變化量隨著偏壓改變，趨勢仍相當接近。

圖 3-27、圖 3-28 及圖 3-29 分別為 pFET 鰭數為 40 結構下在閘極加上-2.3V、-2.4V 及-2.5V 的 Stress 電壓 100 分鐘前後的 ID-VG圖。由 ID-VG圖中曲線斜率的改變及 直接計算次臨界擺幅值，可以發現隨著 Stress 時間開始上升，次臨界擺幅開始上 升，最終在 100min 上升了 9.73%、9.98%、10.5%，次臨界擺幅只有些微的改變。

圖 3-30、圖 3-31 及圖 3-32 分別為 pFET 鰭數為 40 結構下在閘極加上-2.3V、-2.4V 及-2.5V 的 Stress 電壓 100 分鐘前後的 ID-VD圖。由 ID-VD圖可以發現隨著 Stress 時 間開始上升，驅動電流開始衰退，最終在 100min 衰退了 2.39%、2.86%、3.46%。

圖 3-33 pFET 鰭數為 40 結構下在閘極加上不同 Stress 電壓 100 分鐘前後的 ID

degradation 圖。可以見到衰退幅度隨著閘極偏壓的上升僅有些微的改變。

37

(二) 不同鰭數目之 NBTI

pFET 在通道長度為 90nm 下，閘極端(Gate)依序從-2.3V、-2.4V、-2.5V 遞增給 定負偏壓，基極端(Body)、源極端(Source)、汲極端(Drain)同時接地(VB=VS=VD=0)，

同時呈現單鰭結構與鰭數為 40 結構之量測結果，分別呈現對鰭數歸一化及未歸一 化之狀態並進行比較。

圖 3-34、圖 3-35 及圖 3-36 分別為 pFET 單鰭與鰭數為 40 結構下在閘極加上 -2.3V、-2.4V 及-2.5V 的 Stress 電壓 100 分鐘後的臨界電壓比較圖。臨界電壓在 stress 進行 100min 後分別在-2.3V 偏移了 28.2%及 27.78%、-2.4V 偏移了 41.21%及 40%最後在-2.5V 偏移了 57.56%及 55.19%。基本上兩者的趨勢是相同的，鰭數為 40 結構之臨界電壓值較單鰭結構略高，上升的幅度也略大，但差距很小。還可以