( )
其中 ， 。則可證明 Sa 收斂至零。
接著討論輪胎側向力的控制。假設一個只考慮側向力之 Dugoff’s 反輪胎模型，如(14)式。上 層分配之側向力經由此反輪胎模型計算出對應的輪胎側滑角值，並設計順滑模態控制器控制車輪 轉角，使輪胎側滑角跟隨反輪胎模型計算之值。
(14)
其中 為上層分配之側向力。
設計一順滑平面如下：
設計控制輸入 如下：
其中 ，怎可證明 Sb收斂至零。
(三 三 三 三)子計畫四 子計畫四 子計畫四 子計畫四： ： ：多功能車用功率積體電路 ： 多功能車用功率積體電路 多功能車用功率積體電路(蘇朝琴 多功能車用功率積體電路 蘇朝琴 蘇朝琴) 蘇朝琴
1.車用功率積體電路 車用功率積體電路 車用功率積體電路 車用功率積體電路設計 設計 設計 設計
在這邊可以看到電源線上面會有許多的驅動晶片，而每顆驅動晶片內部的方塊圖如下圖 42 所示包含了解碼、拴鎖，以及控制電路。車用電子電源線通訊顧名思義則是訊號是由電源上傳遞，
在這邊傳送的訊號為每次 32 位元。每顆晶片在電源線上都它有自己的位址，所以每次收到資料時 都必須做一次解碼的動作，觀察是否要動作。圖中可看到驅動晶片的輸出有四組訊號，每一組訊 號分別給 P 及 N 型的功率電晶體來推動馬達，LED 或降壓電路如圖 44 所示。
圖42. 可程式化車用功率積體電路示意圖
圖43. 四組開關推動馬達、LED 及降壓電路
on time control t0~t4
close or open loop m
Number of Bit Command
PWM control d0~d7
b0~b7 Data
on time control t0~t4
close or open loop m
Number of Bit Command
30
圖44. 整合馬達、LED 及降壓電路
圖45. 數位脈波寬度調變電路採用Σ∆ 調變 A.數位直流數位直流數位直流數位直流-直流降壓電路設計直流降壓電路設計直流降壓電路設計直流降壓電路設計
整個數位降壓電路如圖 46 所示，它是由功率區塊、誤差類比數位轉換器、數位補償器、Σ∆ 數 位脈波寬度調變電路及死區時間(Dead Time)所組成。我們先制定整個數位降壓電路的規格如表 3 所示，在車用電子裡面所蓄電池提供的電壓為 12V，故輸入 Vin 為 12V，而輸出電壓 Vout(t)為較 常用到的 1.5~9V，抽載的電流定在 0~2A。在車用電子裡面系統切換頻率大概為 100~500kHz，配 合 FPGA 板子所提供的最高時脈除頻下來，其切換頻率 FSW 為 390.625kHz。這邊輸出的漣波大 小設計在小於 1.5 V 的 6%，故 ∆Vo 大約為 100mV。式子(15)所示，故誤差類比數位轉換器的 ∆Vq 經由編碼為 58.6 mV ，∆Vq 則是類比數位轉換器的最低位元解析度，Kdiv 則是輸出的衰減器，
∆Vout 則是輸出上能容忍的漣波大小。接下來則是決定數位脈波寬度調變的解析度，為了避免輸 出有 LCO，由式子(16)可以知道，通常設計都小於 3~6 倍，∆d 為數位脈波寬度調變的解析度，故 這邊設計數位脈波寬度調變的解析度為 9 位元。
q div vout
V K V
∆ ≥ g∆ (15)
in div q
d V k V
∆ g g < ∆ (16)
圖46. 直流-直流降壓電路系統方塊圖 Double pole frequency
kHz EADC quantization step
mV
△ 100
△
△△Vo Output voltage ripple
kHz Double pole frequency
kHz EADC quantization step
mV
△ 100
△
△△Vo Output voltage ripple
kHz
32
圖47. (a)誤差類比數位轉換器編碼(b) 誤差類比數位轉換器輸入與輸出對應圖 C.數位正比積分微分補償器數位正比積分微分補償器數位正比積分微分補償器數位正比積分微分補償器
設計數位正比積分微分補償器[64]上，可知數位降壓電路系統裡之數位補償器在整體系統裡 的功能等同於類比的補償器。圖 48 為降壓電路各個區塊的轉移函式。下式(17)所示 T(s)為降壓電 路系統的開迴路轉移函式，Kdiv 為衰減器的增益，Kead 為類比數位轉換器的增益，Kdpwm 為數 位脈波寬度調變器的增益，Gvc(s)為功率區塊得轉移函式。一開始設計先將各個區塊連續時間的 系統或數位訊號處理的書上提到可以使用雙線性轉移(Bilinear Transform)及尤拉規則(Eular’s Rule) 達到 z 平面上轉移函式。這邊使用雙線性轉移如下式(20)所示為 s 平面映射到 z 平面上，Td 為取
1 2 1
( ) ( )
( ) 1
c
D z a bz cz
G z E z z
− −
−
+ +
= =
−
(21)
[ ] [ 1] [ ] [ 1] [ 2]
d n =d n− +a e ng +b e ng − +c e ng − (22)
當設計出直接形式(Direct Form)如式子，接下來就是將它實現為電路，這邊我們採用查表法 (Look Up Table)如下圖 49 所示所謂的查表法則是說表格裡面已經儲存了所有輸入會發生的可能 性，每一輸入值將會對應到一個輸出值，舉例來說如圖所示裡面的 LUT A 表格裡面所包含地資訊 為 a.e[n]，整個系統的設計當中，由於前一級我們是採用窗型類比數位轉換器，所以我們的誤差 訊號 [ ]e n 是介於-4~+4 之間，使用查表法我們的輸入只有九種狀態，查表裡面所需的面積即可大大 的減少。
z-1
z-1 z-1
圖49. 正比積分微分補償器基於查表法 D.二階二階二階二階 Σ∆ 雜訊整型數位脈波寬度調變電路雜訊整型數位脈波寬度調變電路雜訊整型數位脈波寬度調變電路雜訊整型數位脈波寬度調變電路
Σ∆ 數位脈波寬度調變電路[58, 59, 65-67]在最近幾年已被發表，如下圖 50 所示為二階誤差回 授 Σ∆ 雜訊整形迴路數位脈波寬度調變，它是由 Σ∆ 雜訊整形迴路及一低解析度數位脈波寬度調變 電路連接到切換轉換器，低解度的數位脈波調變電路可能會造成輸出 LCO 的問題，可以經由前一 級的 Σ∆ 雜訊整形迴路在多個週期改變 dlr[n]，使它的平均等於高解析度的 d[n]。一階的 Σ∆ 雜訊 整形迴路所造成的輸出低頻諧波可經由二階的 Σ∆ 雜訊整形迴路來降低。二階的 Σ∆ 雜訊整形迴路 架構以被提出運用在類比數位轉換轉換器等電路，其架構不同於一階的 Σ∆ 雜訊整形迴路在於回 授的路徑多了一級的延遲電路、乘二電路及減法器。加了這些電路主要想要將 eT[n]如下式(23)週 期性的訊號打斷，使它成為近似亂數的訊號，這樣在頻譜上所看到的 ET(z)才會近似於白雜訊。
z-1
z-1
圖50. 二階誤差回授 Σ∆ 雜訊整形迴路數位脈波寬度調變
( 1)( 2)
[ ] [ 2]
T 2
n n
e n = + + g gV gk d u n+ (23)
E.LED 及馬達設計及馬達設計及馬達設計及馬達設計
如下圖 51 所示為操作 LED 的基本原理，LED 最主要是則是亮度的控制，這邊可以知道 LED
34
為電流控制的元件，當流過電流越大 LED 的亮度則會越亮，故可使用脈波寬度調變達到亮度、閃 爍頻率及亮度時間控制。圖 51 (a)及圖 51 (b)分別為使用 P 及 N 功率晶體來驅動 LED，這本計畫 當中採用圖 51 (c)，我們可以經由控制指令達到圖 51 (a)及圖 51 (b)的效果。
圖51. LED 操作電路圖
驅動馬達[68]的轉速是取決於它上面的跨壓大小。我們可以使用 H 橋模式下圖 52 所示來達到 正反轉及停止，由於馬達是電壓控制，我們亦可使用脈波寬度調變來調整馬達上的跨壓，進而達 到轉速的控制。
圖52. H 橋驅動馬達 F.電力線通訊系統設計電力線通訊系統設計電力線通訊系統設計 電力線通訊系統設計
圖 53 所示為本系統中 CDR 電路之方塊圖，CDR 架構主要包含 code acquisition loop 及 code tracking loop 這 2 個部分。系統中使用 punctual phase (php)的時脈訊號來對輸入資料取樣，其中 punctual phase 是 1 組 3 個相位的時脈產生器。取樣資料則是將累加器和 Barker 碼做 XOR 所得到 的結果和轉出每個 bit 的時間，而所有的計算都是 unsigned 運算累加器只是計算次數的一個過程，
圖 53(b)則為所有累加出來的結果。對於完美對齊的 barker 碼和取樣資料，其結果為 11 或 0 將其 當成 data bit 1 或 0，而對於有偏移或不對齊部分，其結果為 5 or 6，而根據這些資訊來作為設定 閾值依據，以判斷取樣資料和 barker 碼是否對齊，此外必需能容忍取樣錯誤造成的 jitter 或 noise
並還原出原始的數據。但首先必需先設定閾值使其能和 data bit 1 和 0 在相同基準做比較。
1: 11 10 9 8 7 6 5 4 3 2 1 0 0: 0 1 2 3 4 5 6 7 8 9 10 11 Transform: 11 9 7 5 3 1 -1 -3 -5 -7 -9 -11
Abs. : 11 9 7 5 3 1 1 3 5 7 9 11
圖53. (a)本計劃 CDR 架構; (b)累加和 absolution 之結果
圖54. 電力線與耦合電路之架構
圖55. 系統架構圖
由於電源線是用來提供電力給汽車內部各設備，為了確保電源和數據能在相同的電纜線上傳 輸，如圖 54 所示，我們應用了電感和電容元件，利用電容耦合來傳遞訊號，以隔離 FPGA 的輸 出防止其與電纜上的高壓直接連結，固其兩端可以是不同的共模準位。圖 55 為整體架構之方塊 國，使用 delta-sigma 數位脈波寬度調變器(∆Σ-DPWM)來產生 PWM 訊號，控制 Power MOS 開關，
來決定馬達、LED、降壓電路的動作。其中馬達和 LED 是開迴路控制，buck 電路是閉迴路控制，
這 3 組元件都有各自的操作頻率，而對操作頻率的選擇能以改變其導通時間、馬達的 PWM 訊號 或是 LED 的快慢、間隔比例及亮度等。後端控制訊號為 32-bit，數據傳輸方式是透過汽車之電力
36
線來傳輸資料，而為了減少雜訊的影響，採用 DSSS 調變來延展所傳送的資料頻寬，這在傳送器 或接收器上都是必要的，為此我們建立了一組使用 FPGA 和印刷電路板的其他離散元件來實現。
2. 模擬結果 模擬結果 模擬結果 模擬結果
本計劃中使用 Matlab 裡面的 Simulink[69, 70]來建立數位降壓電路的模型並且模擬系統鎖定動 作。模擬驗證數位降壓電路在二階的 Σ∆ 雜訊整形迴路數位脈波寬度調變輸入 Vin 為 12V，觀察 Undershoot recovery time
200mV Overshoot recovery time
200mV Undershoot recovery time
200mV Overshoot recovery time
200mV
圖57. 二階 Σ∆ 負載抽載輸出電壓 3V 模擬圖 (a)輸出負載 iload(t)、電感電流 iL(t)、輸出電 壓 Vout(t)及誤差值 e[n] (b)負載 500mA 時 iL(t)及 Vout(t) (c)負載 1A 時 iL(t)及 Vout(t)
圖58. 二階 Σ∆ 負載抽載輸出電壓 5V 模擬圖 (a)輸出負載 iload(t)、電感電流 iL(t)、輸出電 壓 Vout(t)及誤差值 e[n] (b)負載 500mA 時 iL(t)及 Vout(t) (c)負載 1A 時 iL(t)及 Vout(t)
38
圖59. 二階 Σ∆ 負載抽載輸出電壓 9V 模擬圖 (a)輸出負載 iload(t)、電感電流 iL(t)、輸出電 壓 Vout(t)及誤差值 e[n] (b)負載 500mA 時 iL(t)及 Vout(t) (c)負載 1A 時 iL(t)及 Vout(t)