(Ⅰ)材料分析 (A) 片電阻量測
型號：NAPSON RT-7
規格：可量之最大片電阻值≦4MΩ/□
原理：片電阻量測所使用的是四點探針所得到的片電阻，一般對平整的薄 膜而言，公式如下：
1 ) ( nq T R
sT
μ ρ =
=
所以對於相同材質而言(ρ相同)，厚度愈厚會造成阻值愈低，而 NiSi 在高 溫的情況下，有兩種主要的物理現象會發生：
(a) 晶相轉換：一般在高於750℃之後 NiSi 會轉換成 NiSi2的晶相，在 這種情況下 ρ 會從原來的14μΩ-cm 變成40~50μΩ-cm，而此時厚 度也同時增厚為原來的1.5倍，從公式看來，最後的片電阻接近為 原來的2倍左右。
(b) 結塊：結塊會造成金屬的不連續平面，電流的流動較為複雜，但 整體的趨勢還是結塊愈嚴重，片電阻值愈大。
目的：觀察其片電阻
(B)掃瞄式電子顯微鏡(SEM) 型號：Hitachi S-4700I
規格：解析度—1.5nm(at 15kV) or 2.5nm (at 1kV) 放大倍率50萬倍（限於場 地因素只能到10萬倍左右）
原理：使用電子束照射在試片表面，使其產生二次電子及反射電子，並偵 測其強度傳送至螢幕，即可得知表面的形貌及特徵。
目的：由其表面的圖像，判別是否有結塊的情形發生。
(C)X 光繞射分析(XRD) 型號：Bede D1
規格：解析度：5、12、25 arc sec 決定於 channel cut
原理：使用X-ray 照射試片表面，因晶格的光柵作用產生繞射，當反射光角 度滿足布拉格繞射公式
λ
=2dsinθ
時，產生建設性干涉，經由繞射2θ
角，我們可以反推其晶格間距以取得試片的結構資訊。目的：藉由XRD 分析其薄膜晶相與晶向，判斷是否有 NiSi2的晶相出現。
(D)二次離子質譜分析(SIMS)
在本次實驗中，SIMS 分析送至兩個地方，清大貴儀及閎康科技。
型號：Quadru-pole-SIMS,ATOMIKA-4500(閎康) Cameca，IMS-4f(清大貴儀)
規格：扇型磁場式質譜儀，有O2+, O*, Cs+等離子源，解析度≒10,000，質 量範圍≒280 (清大貴儀)
原理：利用一次離子撞擊固態樣品的表面，經由一次離子所傳遞來的部份 能量，會被固態樣品內部的原子接受，轉換成動能，得到足夠能量 之原子可以自由移動進而脫離樣品表面，稱為撞濺粒子，其中帶電 荷的離子稱作二次離子，便可藉由偵測二次離子來得到縱深方向的 組成分佈。
目的：做縱深分析，了解Ge 佈植後及退火後所在的位置，搭配其他的分析 來介判斷此時Ge 所扮演的角色，同時也可以判斷接面深度，探討其 漏電與接面深度之關系。
(E)穿透式電子顯微鏡(TEM) 型號：日本JEOL, JEM-2100F 規格：加速電壓：160~200KeV
放大倍率：2000~1,500,000
解析度：Point image：0.23 nm；Lattice image：0.14 nm
原理：根據電子與物質作用所產生的訊號，穿透式電子顯微鏡分析主要偵 測的資料可分為兩種：（1）擷取穿透物質的直射電子(Transmitted Electron) 或彈性散射電子 (Elastic Scattering Electron) 成像；（2）作 成電子繞射圖樣 (Diffraction Pattern, DP)，來作微細組織和晶體結構
的研究。
目的：藉由TEM 確認 NiSi 膜薄的厚度，及平整度。
(F)原子力顯微鏡(AFM)
型號：Veeco Dimension 5000 Scanning Probe Microscope (D5000) 規格：最大平面掃描範圍：150 × 150 μm2
最大高度掃描範圍：~ 6 μm
最小解析度： X-Y 平面 1.5 nm，Z 方向 0.1nm
原理：利用xy 壓電平台，使微細的探針在樣品表面來回掃瞄，並利用回饋 迴路控制探針在 z 方向上的位置，偵測探針與樣品表面之交互作用 力，而獲得表面形貌之訊息。
目的：觀測比較試片表面的平整度。
(Ⅱ)電性分析 (A)漏電分析
原理：接面的特性主要取決於下面幾個因素：離子佈植後的傷害，邊界絕 緣層的缺陷，接面深度，NiSi/Si 界面的粗糙度等，造成逆向偏壓產 生電流(reverse generation current)而反映在所量得的漏電。
方法：對於每一個條件的試片，我們量測10~15顆元件，並把漏電作統計分 佈，藉此觀察退火溫度及退火時間對接面的影響。
(B)面積漏電和邊界漏電
原理：漏電可分為兩個部份，面積漏電(IRA)與邊界漏電(IRP)關係式如下：
IR= IRA + IRP=A×JRA+P×JRP
A 是接面面積，P 是接面周長，JRA是面積漏電密度，JRP是邊界漏電 密度， 而 JRA和JRP的不同之處在於，邊界的接面深度與縱向的接面 深度不同而其缺陷分佈也不相同，並且JRP還多了絕緣層缺陷的漏電 機制。
方法：試片上共有四種尺寸的方型接面，皆量3顆作平均，然後對漏電與 P/A 比例作圖取線性回歸，回歸線的斜率為JRP而與Y 軸截距則為 JRA 。
(C)活化能
●鍍25nmNi
Ni
P-Si
P-Si
NiSi ● 1st退火：300℃ 1小時
●去除未反應之Ni
● 2nd退火：600℃ 30秒
P-Si NiSi
Ge
●做Ge 離子佈植 能量：40KeV
劑量：5x1015 cm-2/1x1016 cm-2
P-Si NiSi
●做500℃~850℃
10秒/30秒/60秒退火
圖 2-1 先形成 NiSi 再做 Ge 離子佈植(GIAS)之製作流程
SiO2
●經RCA清洗後
●長一層20nm的犧牲氧化層
●做Ge 離子佈植 能量：20KeV/50KeV
劑量：5x1015cm-2/1x1016cm-2
●去除犧牲氧化層
●鍍上25nm Ni
SiO2
Ge
Ni Ge P-Si P-Si
Ge P-Si
Ge P-Si
NiSi ● 1st退火：300℃ 1小時
●去除未反應之Ni
● 2nd退火：500℃~850℃ 10秒/30秒/60秒
圖 2-2 先作 Ge 離子佈植再形成 NiSi(GIBS)之製作流程
P+(Ge)
BF2+(Ge)
N-Si
(●做Ge 離子佈植
能量：30KeV 劑量：1x1016cm-2)
●做BF2+離子佈植
能量20KeV/30KeV 劑量：5x1015cm-2
●1050℃瞬間回火
●鍍上25nm Ni
● 1st退火：300℃ 1小時
●去除未反應之Ni
● 2nd退火：500℃~850℃ 10秒/30秒/60秒
P+(Ge) N-Si
Ni
P+(Ge) N-Si
NiSi
圖 2-3 未圖案化之 P+N 接面製作流程
N+(Ge)
As+(Ge)
P-Si
(●做Ge 離子佈植
能量：30KeV 劑量：1x1016cm-2)
●做As+離子佈植
能量20KeV/35 KeV劑量：5x1015cm-2
●1050℃瞬間回火
●鍍上25nm Ni
● 1st退火：300℃ 1小時
●去除未反應之Ni
● 2nd退火：500℃~850℃ 10秒/30秒/60秒
N+(Ge) P-Si
Ni
N+(Ge) P-Si NiSi
圖 2-4 未圖案化之 N+P 接面製作流程
SiO2
N-Si Si3N4
N-Si
N-Si
SiO2 SiO2
N-Si
●經RCA清洗後
●連續沉積SiO2(35nm)/Si3N4(150nm)
● Litho出製程區域
●經過乾蝕刻把Si3N4/SiO2吃完
●去除光阻
●長SiO2(550nm)
●泡磷酸去除上層Si3N4
●泡氫氟酸去除表層SiO2
●再長SiO2(30nm)<white ribbon effect>
●泡氫氟酸去除SiO2
SiO2 Si3N4
SiO2 Si3N4
SiO2 SiO2
(a) 圖 2-5 (a)LOCOS 製作流程
(b)圖案化 P+N 接面製作流程
Al
P+(Ge) P+(Ge) P+(Ge) N-Si
SiO2 SiO2
(Ge )BF2+
●鍍上25nm Ni
● 1st退火：300℃ 1小時
●去除未反應之鎳
● 2nd退火：500℃~750℃ 30秒/60秒
●用氫氟酸擦拭背面
●背鍍鋁
N-Si
SiO2 SiO2
N-Si
SiO2 SiO2
Ni
NiSi
N-Si P+(Ge)
SiO2 SiO2
NiSi
(●做Ge 離子佈植
能量：30KeV 劑量：1x1016cm-2)
●做BF2+離子佈植
能量20KeV/30KeV 劑量：5x1015cm-2
●1050℃瞬間回火
(b)
(續)圖 2-5 (a)LOCOS 製作流程
(b)圖案化 P+N 接面製作流程
Al
N+(Ge) N+(Ge) N+(Ge) P-Si
SiO2 SiO2
(Ge )As+
●鍍上25nm Ni
● 1st退火：300℃ 1小時
●去除未反應之Ni
● 2nd退火：500℃~750℃ 30秒/60秒
●用氫氟酸擦拭背面
●背鍍鋁
P-Si
SiO2 SiO2
P-Si
SiO2 SiO2
Ni
NiSi
P-Si N+(Ge)
SiO2 SiO2
NiSi
(●做Ge 離子佈植
能量：30KeV 劑量：1x1016cm-2)
●做As+離子佈植
能量20KeV/35KeV 劑量：5x1015cm-2
●1050℃瞬間回火
圖 2-6 N+P 接面製作流程