我們製作出來的元件俯視圖如圖 4-16，可以清楚的看到 channel 寬度為 100μm 長度則為 5μm、10μm、20μm。在 device 的上面則為元件電容測詴區，可 以測示在元件製成所製造出來的夾層電容是否可以正確工作。
圖4-17 銥奈米晶體薄膜電晶體式記憶體 with ATB structure的ID-VG曲線圖 圖 4-16 元件成品的俯視圖
49
圖4-18 銥奈米晶體薄膜電晶體式記憶體with ATB structure 之VTH對stress time的P/E效率量測
圖4-19 銥奈米晶體薄膜電晶體式記憶體 with ATB structure 之VTH對VG的P/E效率量測
50
圖4-20 銥奈米晶體嵌入於非對稱穿隧能障結構之薄膜電晶體式記憶體 的能帶示意圖
圖4-21 銥奈米晶體薄膜電晶體式記憶體 with ATB structure的資料保存能力
51
第五章
結論與未來方向
奈米晶體的形成：
1. 溫度的變化對於利用 RTA 製程來製備奈米晶體是一個最關鍵且最重要的參 數，不只溫度的高低影響著金屬膜的開始發生變化的條件，甚至會影響其鍵 結產生化合物的狀態，因此我們在製備此類奈米晶體的時候必頇要掌控其金 屬的變化。
2. 退火時間的增加可以持續供給熱能讓奈米晶體克服其界面能，得到更密集，
尺寸更小的奈米晶體，然而退火時間如果過長的話反而會使得奈米晶體彼此 融合成為更大的奈米晶體。因此我們除了溫度之外，更要控制其退火時間在 一個極限值，以求得到奈米晶體最好的效果。
3. 起始金屬膜對於獲得高密度、尺寸越小的奈米晶體有所幫助，只是當金屬膜 越薄的時候我們必頇要注意到此時金屬膜的均勻度或是否成膜的問題。
4. 我們詴著利用接觸角去計算出表面能套用 Vollmer-Weber Growth 來解釋奈 米晶體的內縮現象。
5. 利用 XPS 的實驗來確認我們的 Ir 奈米晶體的熱穩定性，並且證明他是可耐 高溫熱處理的金屬。
6. 本論文的 Ir 奈米晶體的形成條件為 10 nm 的 Ir 經過 900 ℃ RTA 60 s 可以得到 Ir-NCs 大小為尺寸 4~12 nm，密度為 6X1011/cm2。
奈米晶體電容及元件：
1. 我們利用和 Al 金屬 gate 的比較驗證 Ir 的功函數。
2. 穿隧氧化層厚度越薄，電荷越容易穿越，但是相對電荷保存能力也越差。因 此我們必頇調到最穩定的狀態。
3. 經過 E-gun(PVD)製程的膜，內部會有許多缺陷，因此必頇透過熱處理去修 補。而修補的能力可以透過 C-V 圖的曲線和 I-V 的測漏電來比較。
52
4. 我們驗證了 Ir 奈米晶體是透過 F-N tunneling 機制來移動電荷。
5. 利用電子顯微鏡證明電容的結構與 Ir 奈米晶體的大小。
6. 我們從電容量測結果中可以得到關於 memory window 及 retention time 等資 訊，在+/-16 V 的掃描之下 ΔVFB≒5V，retention time 則可以預測到 106 s。
7. 我們成功的詴做出含有 Ir 奈米晶體的記憶體元件，並且擁有場效電晶體的 特性。
未來方向：
以下所提供的幾個未來的研究方向，可以以 Ir 為主角也可以換個金屬做重新的 研究，供各位有興趣的先進參考：
1. 可設計 self-alignment 的光罩與製程，讓耐高溫的金屬奈米晶體可以完全發 揮其特性。
2. 透過能帶設計我們可以建立起不同的材料來改進一些傳統元件在微縮時會 遇到的困難，而能帶設計可以從三種方向去做研究：
(a)調控介電層能帶─透過介電材料的特性我們可以掌控其電容值，即使總 電壓不高也能利用 C1V1=C2V2的原理讓發生穿隧現象的地方所跨的壓降 為最大。
(b)調控金屬功函數─不只在於純金屬的調控，對於化合物的功函數及其形 成所造成的能帶變化也有極大的研究空間。
(c)複合材料，利用不同的材料造成能帶緩衝的效果，形成 buffer layer 使得 微小的狀態改變能有放大的效果。
3. 利用不同的溫度所製備的金屬奈米晶體做雙層的結構以增加電荷的保存能 力。
53
參考文獻
[1] S. M. Sze, L. Physics of Semiconductor Device, B. Guillaumot, 3nd, 2008.
[2] Neamen, Semiconductor physics and devices basic principles, 3nd, 1992.
[3] K. Ichikawa, Y. Uraoka, H. Yano, T. Hatayama, T. Fuyuki, E. Takahashi, T. Hayashi, and K. Ogata: Jpn. J. Appl. Phys. 46, 661, 2007.
[4] Z. Jin, S. Jung, N. V. Duy, S. Hwang, K. Jang, K. Lee, J. Lee, P. Hyungjun, J. Kim, H. Son, and J. Yi: Surf. Coat. Technol. 202, 5637, 2008.
[5] S. Tiwari, F. Rana, H. Hanafi, A. Hartstein, E. F. Crabbe’, and K. Chan:
Appl. Phys. Lett. 68, 1377, 1996.
[6] F. M. Yang, T. C. Chang, P. T. Liu, U. S. Chen, P. H. Yeh, Y. C. Yu, J. Y.
Lin, S. M. Sze, and J. C. Lou: Appl. Phys. Lett. 90, 222104, 2007.
[7] C. C. Wang, J. Y. Wu, Y. K. Chiou, C. H. Chang, and T. B. Wu: Appl.
Phys. Lett. 91, 202110, 2007.
[8] J. J. Lee, Y. Harada, J. W. Pyun, and D. L. Kwong: Appl. Phys. Lett. 86, 103505, 2005.
[9] J. Y. Tseng, C. W. Cheng, S. Y. Wang, T. B. Wu, K. Y. Hsieh, and R. Liu:
Appl. Phys. Lett. 85, 2595, 2004.
[10] C. C. Lin, T. C. Chang, C. H. Tu, W. R. Chen, C. W. Hu, S. M. Sze, T. Y.
Tseng, S. C. Chen, and J. Y. Lin: Appl. Phys. Lett. 93, 222101, 2008.
[11] S. Choi, S. S. Kim, M. Chang, H. Hwang, S. Jeon, and C. Kim: Appl. Phys.
Lett. 86, 123110, 2005.
[12] J. H. Lee, J. S. Choi, S. Hong, I. Hwang, Y. I. Kim, S. J. Ahn, S. O. Kang, and B. H. Park: Jpn. J. Appl. Phys. 46, L1246, 2007.
[13] K. K. Likharev: Appl. Phys. Lett. 73, 2137, 1998.
54
[14] K. S. Seol, S. J. Choi, J. Y. Choi, E. J. Jang, B. K. Kim, S. J. Park, D. G.
Cha, I. Y. Song, J. B. Park, Y. Park, and S. H. Choi: Appl. Phys. Lett. 89, 083109, 2006.
[15] A. Bhattacharyya: U.S. Patent 7612403, 2009.
[16] Terry T. J. Wang, C. L. Chu, I. J. Hsieh, and W. S. Tseng: Appl. Phys. Lett.
97, 143507, 2010.
[17] T. H. Hou, C. Lee, V. Narayanan, U. Ganguly, and E. C. Kan: IEEE Trans.
Electron Devices 53, 3095, 2006.
[18] Y. S. Lo, K. C. Liu, J. Y. Wu, C. H. Hou, and T. B. Wu: Appl. Phys. Lett.
93, 132907, 2008.
[19] W. J. Tsai, N. K. Zous, C. J. Liu, C. C. Liu, C. H. Chen, T. Wang, S. Pan, C. Y. Lu, and S. H. Gu: IEDM Tech. Dig., p. 3261, 2001.
[20] T. Wang, H. C. Ma, C. H. Li, Y. H. Lin, C. H. Chien, and T. F. Lei: IEEE Electron Device Lett. 29, 109, 2008.
[21] H. B. Michaelson: J. Appl. Phys. 48, 4729, 1977.
[22] P.-T. Liu, C. S. Huang, and C. W. Chen: Appl. Phys. Lett. 90, 182115, 2007.
[23] H. A. R. Wegener, A. J. Lincoln, H. C. Pao, M. R. O`Connell, R. E. Oleksiak, H.
Lawrence, “The variable threshold transistor, a new electrically-alterable,
non-destructive read only storage device, ” in IEDM Tech. Dig., pp. 70-73, 1967.
[24] K. Kahng and S. M. Sze, “A floating gate and its application to memory device, ” IEEE Trans. Electron Devices, vol.14, no. 9, pp. 629-629, Sep. 2005.
[25] C. Y. Lu, T. C. Liu, “Non-volatile memory technology – today and tomorrow, ” in Proceedings of 13th IPFA, pp. 18-23, 2006.
[26] J. J. Lee, D. L. Kwong, “Metal nanocrystal memory with high-k tunneling barrier for improved data retention, ” IEEE Trans. Electron Devices, vol. 52, no. 4, pp.
507-511, Apr. 2005.
55
[27] S. M. Jung, J. Jang, W.Cho, H.cho, J. Jeong, Y. Chang, J. Kim, Y. Rah, Y. Son, J.
Park, M. Song, K. Kim, J. Lim and K. Kim, “Three dimensionally stacked
NAND flash memory technology using stacking sigle crystal Si layer on ILD and TANOS structure for beyond 30 nm node, ” in IEDM Tech. Dig., pp. 1-4, 2006.
[28] 高珮玲，國立交通大學材料科學與工程研究所碩士論文，“以電漿製備Ni奈 米顆粒與其在HfO2/Ni/SiO2堆疊上之電容效應”， P.6-16，2008.
[29] 朱昶龍，國立交通大學奈米科技研究所碩士論文，“高功函數銥金屬奈米晶 體於非揮發性記憶體之應用”， P.1-5，2008.
[30] 陳昭睿，國立交通大學奈米科技研究所碩士論文，“銥奈米晶體於非對稱穿 隧能障結構之非揮發記憶特性研究”， P.2-7，2009.
[31] 陳履安，國立交通大學奈米科技研究所碩士論文，“環繞式閘極多晶矽奈米 線薄膜電晶體於非揮發性記憶體研究”，P.1-3，2009.
[32] TRS, “Process Integration, DEVICES, AND STRUCTURES 2007 edition”, PP.36-50, 2007.
56