5GHz CMOS LC-tank VCO 設計與分析 - 題目：應用於無線區域網路之 5GHz CMOS 壓控振盪器

4-1 VCO 電路原理

4-1-1 VCO 電路介紹與規格說明

在現今的高頻電路中，目前較常使用的 VCO 電路架構大致上為兩種：分別是(1)Corss-coupled VCO 和 (2)Complementary cross-coupled VCO。而在此本論文主要是使用 Complementary cross-coupled VCO 這個架構來製作 VCO，所製作的 VCO 應用於 802.11a 中，所以 VCO 要振盪在 5.15~5.35GHz 之間，包含了 5.15~5.25GHz 和 5.25~5.35GHz 這兩個 band，使的整個 PLL 電路可以提供 Mixer 所希望的 LO 訊號，以完成降頻的動作。

在目前業界 ATHEROS 公司有針對 IEEE 802.11a 5GHz WLANs 生產 AR5111 Radio-on-a-Chip(RoC)，AR5111 是一個含有 PA 且的完整 tranceiver，且不需要外部的 VCO 和 SAW filter；此 AR5111 可運作在 (1)5.15~5.35GHz和 5.725~5.825GHz 的 U-NII 頻段，(2) 5.15~5.35GHz 和 5.47~5.725GHz 的歐規頻段；在表 4-1 中列出 AR5111 中和 VCO 有關之規格。

由表 4-1 中可知，其使用 0.25um CMOS 的製程，所以其 VCO 的 bias 為 2.5V；本論的 VCO 的可調變範圍至少要由 5.15~5.35GHz，包含這兩個頻段，而 AR5111 在中心頻率方面為(1)5.17~5.70GHz(at 10 MHz spacing)，此包含了三個 band 且適用歐規頻段、和(2)5.745~5.920GHz (at 5 MHz spacing)，提供 Dedicated Short Range Communications(DSRC)在 5.9GHz 於 Intelligent Transportation Systems Radio Services(IT_RCS)，使用於美國與加拿大；AR5111 在相位雜訊方面，如 1MHz offset 時的相位雜訊為-105 dBc/Hz、500KHz offset 處為-97 dBc/Hz，100KHz offset 處為 -89 dBc/Hz，而在設計時選擇 1MHz offset 小於或等於-105 dBc/Hz，符合 AR5111 的規格。

4-1-2 VCO 電路架構

在 cross-coupled VCO 中，一般根據其輸出準位的不同分為兩類，如圖 4.1(a)與 4.1(b)的 VCO 輸出訊號的 DC 準位分別為^V_DD及接近 0V(GND)，而圖 4.1(c)中的 VCO 僅用到一個電感，優點是可以節省晶片面積，但由於有兩個電流源，因此在相位雜訊方面的表現較前兩者為差。雖然上述的架構不甚相同，但其基本的工作原理都是相似的，其基本振盪原理為：由電感電容（L、C）決定振盪頻率，主動元件（MOS）

形成負電阻補償諧振埠寄生電阻所造成的損耗，使電路振盪[4]。

(a) (b)

(c)

圖4.1 CMOS L-C tank VCO：(a)輸出準位^V_DD (b)輸出準位接近0V(GND) (c)單一電感架構

ATHEROS公司的AR5111規格列表：

Company/Chip number ATHEROS/AR5111

Technology 0.25um CMOS

VCO_bias Analog 2.5V

Parameter Conditions Min Typ. Max. Unit 30KHz offset - -84 tbd dBc/Hz 100KHz offset - -89 tbd dBc/Hz 500KHz offset - -97 tbd dBc/Hz Phase Noise

1MHz offset - -105 tbd dBc/Hz Center frequency

at 10 MHz spacing

5.17 - 5.70 GHz Fc(Center

channel

frequency) Center frequency at 5 MHz spacing

5.745 - 5.920 GHz

表 4-1 AR5111 規格列表

4-1-3 VCO 電路結構介紹分析

在此本論文所設計的 VCO 是使用負電阻的觀念，圖 4.2(a)為一被電流脈衝刺激之簡單振盪電路，此電路對應於一衰減振盪特性，在每一週期中，一些在電容和電感轉換的能量會在電阻以熱的形式損失。而在圖 4.2(b)中加入一個負電阻-Rp，則會使 Rp//-Rp = 8 ，如此電路將會無限期振盪；所以若有一負電阻之主動電路和振盪電路並聯時，此結合電路可能會發生振盪，如圖 4.2(c)所示。[5]

(a)

(b)

(c)

圖4.2 (a)振盪電路之衰減脈衝響應(b)加入負電阻以抵銷Rp的損失 (c)使用主度電路以提供負電阻

在源級隨耦器周圍加入一正回授，如圖 4.3(a)所示，用一共閘級組態實現回授並加入電流源 Ib以提供 M2 之偏壓電流。

(a) (b)

圖4.3 (a)具有正回授之源級隨耦器；(b)為(a)之等效電路圖 4.3(b)為(a)之等效電路，忽略其中通道長度調變和基板效應，推導其輸入阻抗 Rin，如下所示。

1 1 2

2V g V

I_x = _m =− _m (4.1)

2 1 2

m x

x g

I g V I

V = − =− − (4.2)



 +

−

2 1

1 1

m m x

g g I

V (4.3) 所以如果g_m₁ = g_m₂ = g_m時，則輸入阻抗 Rin 可以表示成式(4.4)所示。

m x

in I g

R =V = −2 (4.4) 使用負電阻的情況，建立圖 4.4 之振盪器，而 Rp 為振盪電路之等效並聯電阻，為建立振盪則Rp −2/gm≥0。

重繪圖 4.4，如圖 4.5(a)所示，而圖 4.5(b)為 M1 之汲極電流流經振盪電路且結果電壓加入 M2 之閘極，為圖 4.5(a)的差動形式；在圖 4.6 中，忽略偏壓路徑並將兩個振盪電路合而為一，在節點 X 和 Y 之間提供一負電阻以產生振盪，此電阻等於−2/g_m，且需滿足Rp −1/gm≥0，所以電路可視為一回授系統或和有損失振盪電路並聯之負電阻。此組態也稱負 Gm 振盪器。

(a) (b) 圖4.5 (a)負電阻振盪器；(b)為(a)之差動形式

圖4.6 圖4.5(b)之等效電路

在此使用 Complementary cross-coupled VCO 這個架構來製作所要的 VCO，其架構如圖 4.7 所示[6]，而在圖 4.7 中的節點 X 往電晶體 M3 與 M4 看入的阻抗為負電阻-R1 與電容 C1 並聯，而節點 Y 往電晶體 M1 與 M2 看入的阻抗為負電阻-R2 與電容 C2 並聯，則等效電路如圖 4.8 所示。

在圖 4.8(b) 中的 -Rx=-R1//-R2 ， Cx=C1+C2 ，因為是並聯所以 Ceq=Cp+Cx，而我們選用的 L=1.1845nH，所以若要振盪在 5.2GHz 時，

則 Ceq=0.79pF 左右，為了使電容值在 Ceq 此值附近，所以選擇 nr=25 的 Varactor，如此當電晶體的寄生電容併入共振腔後，會使 Ceq 更靠近 0.79pF 左右。

圖 4.7 互補式 cross-coupled VCO 電路架構圖

(a) (b) 圖 4.8 (a)為圖 4.7 之等效電路；(b)為(a)之化簡電路

M1 M2

M3 M4

X

Y

在 ADS 中所看的是 S11 在壓縮型 smith chart 上的表現，和 S11 的 phase，由此判定振盪情況，而當 S11 的圖形在壓縮型 smith chart 上有圍繞過 X 軸的 1.0 處，即表示這個電路振盪，而在圖 4.9 中即是所要看的 S11 圖形，可以看到通過 X 軸處的頻率大概是 5.18GHz 左右，而 phase 也大約在 5.18GHz 時為 0，故符合巴克豪森準則，當實際作 harmonic 模擬時的頻率會比 5.18GHz 稍微大一點，那才是所要的振盪頻率，大約會在 5.2GHz 左右。

圖 4.9 S11 在壓縮型 smith chart 上的 S11 與其 S11 的相位圖

圖 4.10 為振盪電路的負阻抗圖。因主動元件主要為提供負電阻電路，來補償 LC 共振電路的寄生阻抗，而使電路開始振盪，所以由圖 4.10 的 Z 參數圖形可看出在頻率為 5.2GHz 附近時，其 Re(Z11) = -400 左右，

而 Im(Z11) = 0，所以虛阻抗約在 5.2GHz 左右會抵銷為 0，故符合電路振盪在 5.2GHz 的條件。

圖 4.10 VCO 負阻抗圖

在此我們對此振盪器的幾項參數與特性作分析討論，所要討論的有：(1)輸出振幅、(2)可調頻率範圍、(3)主動元件(MOS)雜訊分析、(4) 設計注意事項等等[7] [8]。

(1) 輸出振幅

圖 4.11 可視為圖 4.7 在振盪時的等效電路，在初始狀態時，VCO 左右兩邊所流過的電流大小一樣；當開始振盪後，可視成電流在左右兩邊路徑來回切換，所以在 VCO 的兩個輸出端會得到大小相同、相位相差 180 度的波形，而振盪器輸出波形振幅的大小如下所示：

eq tail

k I R

V_tan ≅ (4.5) 上式中的 R^eq為 LC 振盪電路的等效並聯電阻。

(a)

(b)

M2 M4

M1 M3

Ceq

圖 4.11 VCO 之等效電路圖

在圖 4.12(a)中為實際振盪器兩輸出端電壓和 M5 電晶體汲極電壓，圖 4.12(b)則為流過 M1 和 M2 之電流波形；而根據上面的(4.5)式，當電流 (I_tail)上升時，振幅(V_tan_k)隨著增加，電晶體 M5 的汲極電壓則下降，如圖 4.5 所示，當 M5 的汲極電壓低到使 M5 工作區域進入線性區時，振幅的大小將不再隨電流成線性比例增加。

V

out

−

V

out 5 ,M

V

(a)

(b)

圖 4.12 Current limited 區域之電壓電流圖

V

out

−

V

out 5 ,M

V

(a)

1 ,M

I

2 ,M

I

在此以 M5 工作區域作為劃分，在 M5 進入線性區之前，稱為 current limited 區域；進入線性區之後，稱為 voltage limited 區域。[9]

所以我們可把振幅表示成：

{

V voltage ited

ited current

R V I

it eq bias

k lim

lim

tan −

= −

Λ Λ Λ Λ

Κ Λ

Κ (4.2) 而供應不同的電源V_DD，則 VCO 會有不同的輸出振幅V_tan_k與電流I_tail，這三者彼此間的關係可以用圖 4.14 表現出來。

V

_tank

I

tail

V

DD 1

V

Current Limited Current Limited

3 2

1 DD DD

V V

V > >

圖 4.14 電源、振幅、電流三者關係圖 (2)可調頻率範圍

假設 VCO 中的電感值為 L ，整體電容值為 C_total ，其中

Cvar

C_total = _mos + ；C_mos為主動元件的寄生電容，主要為 MOS 的閘極電容。

若我們一開始便限定了電路所消耗的功率，則等同也決定了電流大小。

而在限定的電流之下，主動元件形成的負阻抗大小也需符合振盪的條件，電路才會振盪；換句話說，主動元件(MOS)的長寬比也等同決定了，

而我們所製作的 VCO 為應用於 802.11a 的規格中的兩個 band，其頻率為 f_min =5.15~ f_max =5.35GH^z，則 LC 計算方式如下所示：

max min

2 1

LC_total = f

π (4.6)

min ,

2 1

LC_total_maz = f

π (4.7) 由上可概略求出變容器大小，其中C_total_,_min =C_mos+C_var,_min，

max var, max

, C C

C_total = _mos+

(3)主動元件(MOS)雜訊分析

相位雜訊是 VCO 中的一個重要的參數，其公式如下所示：

{ }













∆

⋅

⋅ ∆

⋅ Γ

∆ ₂

max 2

log 2

10 ω

ω i f

L q

n rms

上式中，q_max 表穿過諧振電路中電容器之電壓變化（swing）與電容任一節點乘積之最大充電變化（charge swing），如下公式：

max

max C V

q = _node⋅ (4.8) 如此便可決定振盪器的最大輸出振幅；而Γ_rms為時變比率因子之均方根值

（rms），又稱為突波靈敏函數（ISF），其呈現一 2π週期變化且隨時間變化影響相位偏移；至於i²_n ∆f 為白色雜訊（white noise）電流的功率頻譜 密度，?f 意指距離中心頻率（?_o）一固定偏移頻率（?? ）；即 ?_o^＋

?? ，

之單旁波帶雜訊（sigle sideband）雜訊頻寬，如下所示：

{ }

total carrier power at BW Hz in power noise

L_total ^o

ω ω +∆

∆ 1

(4.9) 在互補式 cross-coupled VCO 的電路架構中，電晶體與被動元件皆會產生雜訊，而使得電路的相位雜訊增加，以主動電路的四顆電晶體 (M1~M4)而言，其雜訊主要成分為通道熱雜訊（channel thermal noise），如圖 4.15 所示，而其雜訊功率為

f g kT

i_n² =4 γ _m∆ (4.10)

圖 4.15 電晶體雜訊示意圖

上式中的_γ在長通道的電晶體為 2/3，在短通道則是在 2~3 之間，而電晶體的 m ox

(

VGS VT

)

L C W

g =µ − ，將之代入(4.10)式中，改寫成

(

GS T

)

n V V

L C W f kT

i = −

∆ 4 γµ

(4.11) 在分析電路時，我們可將電晶體視為無雜訊狀態，並在前端加上等效的雜訊源，如圖 4.16 所示，而電晶體通道熱雜訊的等效雜訊源為：

kTγ

4 (4.12)

Noisy

Circuit

V

ⁿ²^{, out}

Noiseless Circuit

2 ,in

I

− +

2 , out

V

f g kT i_n² =4 γ _m∆

圖 4.16 雜訊源轉換示意

用作偏壓的 M5 電晶體，其雜訊主要為閃爍雜訊（flicker noise），我們依照上述分析通道熱雜訊的方法，也將電晶體視為無雜訊狀態，而閃爍雜訊的等效雜訊電壓源為：

f WLC V K

ox in

n 2 1

, = ⋅ (4.13) 因電感本身也有寄生阻抗存在，也會對電路造成影響，所以也要考慮其影響，如圖 4.17 所示。

圖 4.17 電感熱雜訊示意圖

而電感的等效雜訊源如下列所示：

p s

R kT L

C kT r f

i 4

⋅

∆ = (4.14) 上式中的r_s為電感寄生阻值，而Rp ≈Q²rs =

(

Lωo

)

²/rs，為振盪頻率下，r_s轉換成並聯電阻之阻值。

在圖 4.18 中，概略的以等效雜訊電流源表示出 VCO 中每個元件的雜訊。

圖 4.18 VCO 雜訊源示意圖

在上圖 VCO 電路中有兩個 NMOS 和 PMOS，所以電晶體的雜訊功率為：

(

²¹ ²² ²¹ ²²

)

4 1

p p n n

mos i i i i

i = + + + (4.15) 當此處的i_n² =i_n²₁=i_n²₂ 且i²_p =i²_p₁ =i²_p₂ ，則上式可寫成

( )

² ²

2 1

p n

mos i i

i = + (4.16) 由上式可發現，互補式 cross-coupled VCO 比 cross-coupled VCO 多了兩個 PMOS，所以因這兩個 PMOS 所造成雜訊的影響會較嚴重。

影響相位雜訊的來源除上述機制外，另外也包括電晶體非線性效應所引起之雜訊-頻率調變雜訊（FM-modulation）；雖然使用於振盪器之電晶體限制工作於線性區，但由於電晶體本身接面容抗（ junction capacitance）的非線性特性使得振盪器並無法完全線性操作，因此將造成低頻雜訊與射頻混頻形成的升頻(up-convert)動作，造成額外的^{1 f} ²、1 f³

等相位雜訊因子。

itail

M 5

2 2

in 2

ip i²_p₂

v rs r^s _L

(4)設計注意事項

我們所使用的架構為互補式 cross-coupled VCO，所以架構上多了兩個 PMOS；對於相同的偏壓來說，輸出振幅的範圍會被壓縮；而此架構的 PMOS 一樣會提供雜訊影響振盪器特性，但由於製程以及電子電動本身特性不同，PMOS 所造成的雜訊會比 NMOS 來的小；就優點上來看，

PMOS 也會提供負阻抗，所以偏壓電流可以比 cross-coupled VCO 來的小，且結構對稱，因此輸出波形也較對稱，在相位雜訊上的特性也可以改善。

在主動電路中的四顆電晶體之設計取向為（

W ）大，如此電晶體的g_m

值變大，則 VCO 的相位雜訊較好；但是當（

W ）值較大則電晶體本身的寄生電容便會增加，導致振盪頻率下降，可調變的頻率範圍也會下降，

所以在這一方面就要自行考量設計需求再來取捨。對偏壓 M5 而言，則是（W L• ）要大，閃爍雜訊小，相位雜訊較好；但在高頻電路中，我們通常會取 L 為製程的最小值，而這裡我們使用的為 TSMC 0.18um 製程，

所以 L 為 0.18um；若 L 取過大，則寄生電容大，電路就不易振盪。

在實際的振盪電路中，我們所用的電晶體（MOS）皆存在一些非理想的效應，導致電流在左右兩邊路徑切換時，上升和下降的波形並非完全對稱，不過流過 M1 和 M2 電流的總和依然等於偏壓電流的大小。也因如此在偏壓電晶體 M5 的汲極會產生諧波，因為流過 M1 和 M2 的電流以振盪的週期改變一次，所以 M5 電晶體的汲極電壓波形之頻率剛好為振盪頻率的兩倍。偏壓電流雜訊對相位雜訊的影響可由 ISF 來計算；由於頻率為振盪頻率的兩倍，其 ISF 的奇數項係數會等於零，只剩下偶數項係數；所以 M5 電晶體對相位雜訊的影響主要為低頻的閃爍雜訊。

可使用的改善方法為，用一個電容連接 M5 的汲極到地，可以把高頻的雜訊濾掉，相位雜訊也可以得到改善。

在文檔中題目：應用於無線區域網路之 5GHz CMOS 壓控振盪器 (頁 36-81)