題目：應用於無線區域網路之 5GHz CMOS 壓控振盪器

中 華 大 學

碩 士 論 文

題目：應用於無線區域網路之 5GHz CMOS 壓控振盪器

5GHz CMOS VCO Application in WLAN

系 所 別：電機工程學系碩士班 學號姓名：M09001022 申仲加 指導教授：田慶誠 博士

中華民國 九十二 年 七 月

中文摘要

本論文討論以 TSMC RF CMOS 0.18um 製程來研製用於 5GHz 頻段 的壓控振盪器，而此壓控振盪器將以 IEEE-802.11a 標準為規格，設計應 用在無線區域網路 WLAN 上之電路，提出分析設計與製作，論文訂有六 個章節。

第一章 為本論文之導論，說明本論文之研究動機，及其相關背景，且概 述研究方法，與各章提要。

第二章 介紹振盪器之架構，同時也介紹射頻電路之設計考量。

第三章 介紹 CMOS VCO 之相位雜訊分析及其定義，與其對通訊系統的 影響作一說明，並推導相關公式。

第四章 對於 5.15~5.35GHz 之壓控振盪器，利用 TSMC RF CMOS 0.18um 製程的 model，並使用模擬軟體 ADS2002 來進行模擬與 設計；而在互補式 cross-coupled VCO 中，使用 cascode 架構製作 buffer，以阻隔外界影響和得到較佳的輸出功率。

第五章 本章為預估量測結果，並說明量測方法。

第六章 本章為結論。

Abstract

This thesis discusses the VCO for 5GHz radio band by utilizing TSMC RF CMOS 0.18um process. This VCO adopted IEEE 802.11a regulation and let our design circuits to be suitable in WLAN. We proposed the analysis of design and fabrication. There are six Chapters in my thesis and illustrate as follow:

Chapter1 We illustrate the research motion and the introduction of this thesis.

Then summarize the method of research and the summary of each chapter.

Chapter2 To introduce the architecture of the VCO and the consideration that to design circuits of the RF.

Chapter3 To introduce and define the analysis of the phase noise which in CMOS VCO.

Then illustrate the influence of phase noise in communication systems and derive formulas of it.

Chapter4 In view of the VCO which locate in the range of 5.15~5.35 GHz, we utilize the model of TSMC RF CMOS 0.18um process and use ADS 2002 to simulate and design. Moreover, in order to isolate the external influence and obtain suitable output power, we utilize cascode architecture to design the buffer in

cross-coupled VCO.

Chapter5 Here we illustrate the method of measurement and show the result of estimative measurement.

Chapter6 Finally, a brief conclusion and future work are given here.

誌 謝

經過兩年的努力，本論文終於能夠順利完成，在此首先要感謝指導 教授田慶誠博士的細心指導，在我遇到問題時，老師總是能夠適當的給 予我提示與鼓勵；在田老師的指導下，這兩年中不論是在專業知識，或 是待人處事方面，都使我獲益良多，對將來的我必定有深遠的影響，且 會有莫大的助益，在此對田老師獻上最大的感謝。

其次要感謝的是通訊實驗室的學長們，俊傑、小葉、士慶、小明、

興潭等學長，因有學長們的指導與關心，使我對通訊更加聊解；也感謝 鋒哥、邱哥、鈺民、宗育、佳伯、幼林、建緯等同學們，因彼此在課業 上互相討論，使我對 RF 方面有更深的瞭解，也要感謝祐徵同學，總是讓 我們分享新鮮水果，而在 Layout 方面因有昭陽大哥的指導，所以相當順 利，在此感謝，當然也要感謝學弟們平時的幫忙，如果沒有你們適當的 幫忙，我想很多事情一定無法如此順利的，真是感謝你們。

最後要感謝我的家人，有他們的支持與鼓勵，我才能順利的完成這 兩年的學業，謝謝你們。

對於其他未提及之所有曾經幫助過我的人，在此一併致上最終的感 謝，謝謝你們。

申仲加 謹識 中華民國九十二年七月 于新竹

目 錄

第一章 緒論… … … 10

1-1 研究動機… … … ..10

1-2 論文架構… … … ..11

第二章 振盪器原理與設計考量… … … 12

2-1 振盪器原理簡介… … … ..12

2-1-1 並聯回授（Shunt feedback）… … … ..12

2-1-2 串聯回授（Series Feedback）… … … .13

2-1-3 品質因素（Quality factor）… … … 14

2-2 振盪器設計考量… … … ..15

第三章 CMOS VCO 之相位雜訊（Phase Noise）分析… … … 19

3-1 相位雜訊（Phase Noise）… … … 19

3-1-1 相位雜訊的定義… … … ..19

3-1-2 相位雜訊對通訊系統的影響… … … ..20

3-2 振盪器的相位雜訊-非時變模型（time invariant model）… … … … .23

3-3 相位雜訊-時變模型（time variant model）… … … 28

3-3-1 雜訊對振幅及相位之影響… … … ..28

3-3-2 振盪器之 ISF（Impulse Sensitivity Function）… … … .29

3-3-3 相位-電壓轉換和電流-相位轉換… … … ..31

第四章 5GHz CMOS LC-tank VCO 設計與分析… … … 36

4-1 VCO 電路原理… … … 36

4-1-1 VCO 電路介紹與規格說明… … … 36

4-1-2 VCO 電路架構… … … 37

4-1-3 VCO 電路結構介紹分析… … … 39

4-2 設計流程… … … 53

4-3 Complementary cross-coupled VCO 模擬與分析… … … ..54

4-3-1 VCO 模擬與分析… … … 54

4-3-2 VCO 輸出參數圖形… … … 57

4-3-3 使用 bond-wire 之 Matching 電路模擬與分析… … … .67

4-3-4 使用 bond-wire之 VCO 輸出參數圖形… … … .68

4-4 電感 Q 值對 VCO 之影響與設計考量… … … 78

4-4-1 電感 Q 值對輸出振幅的影響… … … 78

4-4-2 電感 Q 值對相位雜訊的影響… … … 79

4-4-3 振幅、功率消耗和相位雜訊之考量… … … ..79

第五章 晶片實作與量測… … … 81

5-1 預估結果… … … 81

5-1-1 預估接上 Balun 的結果… … … 81

5-1-2 預估量測單端的結果… … … 83

5-2 晶片量測… … … ..85

5-3 晶片 Layout 圖… … … .87

第六章 結論… … … 88

參考文獻… … … 89

圖表目錄

圖 2.1 (a) 並聯回授系統… … … ..12

圖 2.1 (b) 並聯回授系統… … … ..13

圖 2.2 (a)負電阻振盪系統；… … … ..14

(b)共振腔之等效網路；(c)(b)之等效電路 圖 2.3 理想振盪器之 K^vco定義圖...16

圖 2.4 實際振盪器之 K^vco定義圖… … … ..17

圖 2.5 調控電壓對振盪頻率之變化關係圖… … … 18

圖3. 1 訊號相量偏移圖… … … .… … … ..19

圖3. 2 VCO輸出頻譜圖… … … ..20

圖3. 3 (a)理想振盪器；(b)真實振盪器輸出功率頻譜… … … 21

圖3. 4 前端收發器系統示意圖… … … ...21

圖3. 5 理想振盪器之降頻示意圖… … … ...22

圖3. 6 實際振盪器之降頻示意圖… … … ...23

圖3. 7 振盪器之相位雜訊模型… … … ...23

圖3. 8 Lesson之相位雜訊頻譜圖… … … .25

圖3. 9 LC振盪器之等效電路圖… … … ...26

圖3.10 電流脈衝注入LC振盪器… … … .28

圖3.11 脈衝注入造成振盪訊號的改變… … … ..29

圖3.12 振盪器的輸出與ISF波形(a)LC振盪器；(b)環形振盪器… … … … 31

圖3.13 ISF分解之系統等效方塊流程圖… … … .32

圖3.14 相位雜訊形成示意圖… … … ..34

圖4. 1 CMOS L-C tank VCO：(a)輸出準位V_DD … … … .37

(b)輸出準位接近0V(GND) (c)單一電感架構 表 4-1 AR5111 規格列表… … … 38

圖4. 2 (a)振盪電路之衰減脈衝響應；… … … 39 (b)加入負電阻以抵銷Rp的損失；(c)使用主度電路以提供負電阻

圖4.3 (a)具有正回授之源級隨耦器；(b)為(a)之等效電路… … … .40

圖 4.4 負電阻振盪器示意圖… … … .40

圖4.5 (a)負電阻振盪器；(b)為(a)之差動形式… … … ..41

圖4.6 圖4.5(b)之等效電路… … … ..41

圖 4.7 互補式 cross-coupled VCO 電路架構圖… … … ...42

圖 4.8 (a)為圖 4.7 之等效電路；(b)為(a)之化簡電路… … … ..42

圖 4.9 S11 在壓縮型 smith chart 上的 S11 與其 S11 的相位圖… … … … .43

圖 4.10 VCO 負阻抗圖… … … .44

圖 4.11 VCO 之等效電路圖… … … .45

圖 4.12 Current limited 區域之電壓電流圖… … … .46

圖 4.13 Voltage limited 區域之電壓電流圖… … … .46

圖 4.14 電源、振幅、電流三者關係圖… … … 47

圖 4.15 電晶體雜訊示意圖… … … ..49

圖 4.16 雜訊源轉換示意圖… … … ..49

圖 4.17 電感熱雜訊示意圖… … … ..50

圖 4.18 VCO 雜訊源示意圖… … … .51

圖 4.19 VCO 電路示意圖… … … .54

圖 4.20 VCO 電路圖… … … ..55

圖 4.21 Common mode 電壓波形與功率圖… … … 56

圖 4.22 VCO 輸出功率與波形… … … .57

圖 4.23 VCO 輸出頻率 vs.Vtune 圖… … … .58

圖 4.24 phase noise 圖… … … ..59

圖 4.25 VCO 的 transient 圖… … … .59

圖 4.26 Frequency vs.VSWR 圖… … … ..60

圖 4.27 Frequency vs.VSWR 圖… … … 60

圖 4.28 Frequency vs.VSWR=2.0(any phase)圖… … … .61

圖 4.29 (Im(Z11) vs.freq) vs.phi 圖… … … ...62

圖 4.30 dBm(Vout) vs.VSWR=2.0(any phase)圖… … … .63

圖 4.31 (Frequency vs. Vtune) vs.VSWR 圖… … … .64

圖 4.33 不同 Rload 的(Frequency vs. Vtune) vs.VSWR比較圖… … … … ..65

圖 4.34 Frequency vs.Vdd (Pushing effect)圖… … … ...65

表 4-2 電路特性列表… … … .66

圖 4.35 Bond-wire 近似模型… … … .67

圖 4.36 VCO 電路圖… … … ..67

圖 4.37 VCO 輸出功率與波形圖… … … .68

圖 4.38 VCO 輸出頻率 vs.Vtune 圖… … … .69

圖 4.39 VCO 的 phase noise 圖… … … .70

圖 4.40 VCO 的 transient 圖… … … ...70

圖 4.41 Frequency vs.VSWR 圖… … … 71

圖 4.42 Frequency vs.VSWR 圖… … … 71

圖 4.43 Frequency vs.VSWR=2.0(any phase)圖… … … ..72

圖 4.44 dBm(Vout) vs.VSWR=2.0(any phase)圖… … … .73

圖 4.45 (Frequency vs. Vtune) vs. VSWR 圖… … … 74

圖 4.46 (Frequency vs. Vtune) vs. VSWR… … … .75

圖 4.47 Frequency vs. Vdd (Pushing effect)圖… … … ..76

表 4-3 電路特性列表… … … 77

圖 4.48 輸出振幅 vs.Q 圖… … … .78

表 4-4：不同 Q 值之輸出振幅與輸出功率… … … 79

圖 4.49 相位雜訊 vs.Q 圖… … … .80

圖 5.1 VCO 輸出接實際 Balun 示意圖… … … 81

圖 5.2 實際 Balun示意圖… … … .81

表 5-1 預估電路特性列表… … … 82

圖 5.3 VCO 單端量測電路示意圖… … … 83

圖 5.4 VCO 單端輸出示意圖… … … 83

表 5-2 預估電路特性列表… … … .… ...84

圖 5.5 VCO 量測示意圖… … … .… … ...85

圖 5.6 VCO 單端量測圖… … … .… … ...86

圖 5.7 VCO IC Layout 圖… … … .… … .87

第一章 緒論

1-1 研究動機

近幾年內，隨著無線電通訊的快速發展，人們對無線通訊資訊的應 用也由以往的文字及語音資料，發展到影像資料。因此資料的傳輸率必 須有效地增加以滿足各種需求，再加上網路日益盛行，無線通訊與網路 科技的整合是勢在必行。目前市面上的產品都走向低成本、低功率的訴 求，RF、IF和base band電路之間的整合，可節省費用及時間，並可大幅 降低成本並增加產能縮小晶片面積，將所有電路整合成單一晶片是未來 的趨勢。

在5GHz頻段的無線通訊系統大致上有兩種不同的規格：歐洲體系為 HIPERLAN（ High Performance Radio LAN） 系統；美國體系為 IEEE 802.11a系統。目前RF前端接收器主要包括：LNA、Mixer、VCO等部分。

而VCO主要的功能為提供Mixer一個參考訊號，將高頻訊號降至基頻，而 此基頻訊號便可讓後級的數位電路作訊號處理。[1]

目前業界為了節省成本都是以直接降頻為目標，所以本論文所研製 的VCO是使用於5GHz直接降頻的CMOS壓控振盪器(VCO)，所使用的模 擬軟體為安捷倫公司的ADS 2002，並且使用TSMC RF CMOS 0.18um製 程來進行模擬，使所製作的的VCO可以使用在5GHz的兩個頻段，包含 5.15∼5.25 & 5.25∼5.35GHz兩個band，希望可由一個VCO供給Mixer 參考訊號，來完成這兩個band的降頻動作，以節省IC的CHIP SIZE，並朝 向SOC的目標努力。

1-2 論文架構

第一章 為本論文之導論，說明本論文之研究動機，及其相關背景，且概 述研究方法，與各章提要。

第二章 介紹振盪器之原理與架構，也介紹射頻電路之設計考量，同時也 講述振盪器相關的性能參數。

第三章 本章為介紹相位雜訊，此章節中我們使用非時變模型與時變模 型，來述說相位雜訊形成的原因。

第四章 此章節為電路模擬部分，我們模擬互補式 Cross-coupled VCO，

使其應用於 5.15~5.35GHz 這個頻段，並觀測其模擬結果；在 buffer 方 面我們使用 Cascode 架構，以阻隔外界影響和得到較佳的輸出功率；接 著討論電感 Q 值對電路特性的影響。

第五章 本章為預估量測結果，並說明量測方法。

第六章 本章為結論。

第二章 振盪器原理與設計考量

2-1 振盪器原理簡介

振盪器是利用雜訊當作輸入訊號源，不管是熱雜訊(Thermal Noise) 或是電源雜訊，且在某一些條件之下，加上偏壓即可產生振盪，不需要 額外加入輸入信號即可動作，振盪器依其不同之運用及所需之特性不同 而有許多種類，其種類之劃分是依照振盪器使用之共振腔種類命名，如 石 英 振 盪 器 (Crystal oscillators)、 表 面 聲 波 振 盪 器 (SAW Resonator oscillators)、集總電容電感振盪器(Lumped VCO oscillators)、壓變電容振 盪 器 (Varactor oscillators)、 介 質 共 振 腔 振 盪 器 (Dielectric Resonator oscillators)及YIG oscillators等等。

一個基本的振盪器包括兩個部分，分別為主動元件和共振電路。依 據組成方式，振盪器電路大致上可分為兩類，一種並聯回授（Shunt feedback），另一種為串聯回授（Series Feedback）。[2]

2-1-1 並聯回授（Shunt feedback）

此架構利用主動元件形成一個穩定的放大器，經由正回授使電路振 盪，如圖 2.1(a)所示。

H(s) Y(s)

X(s) +

+

圖 2.1(a) 並聯回授系統

共振電路是置於回授路徑上，用來篩選頻率，如圖 2.1(b)所示。

H(s) Y(s)

X(s)

+ +

Frequency Selective Network

圖 2.1(b) 並聯回授系統 其轉換函數可表示為：

) ( 1

) ( )

( ) (

s H

s H s

X s Y

= −

而根據巴克豪森準則（Barkhausen’s criteria），振盪的條件為：

0 ) (

1 ) (

=

∠

≥ jw H

jw H

而屬於並聯回授型振盪器有，Ring Oscillator 和 Phase Shift Oscillator 等 等。

2-1-2 串聯回授（Series Feedback）

在共振電路中的電感和電容元件皆具有寄生電阻，這些電阻在每個 振盪週期都會消耗一定的功率，而導致共振電路無法持續的振盪；而串 聯回授的方法即是利用主動元件來形成負電阻，抵銷共振電路的寄生電 阻；換句話說，即是利用主動元件來提供寄生電阻所消耗的功率。

假設主動電路的輸入阻抗為Z_in=R_in+jX_in；而共振電路的輸入阻抗為

L L

L R jX

Z = + ，如圖 2.2(a)所示，而圖 2.2(b)(c)為共振電路的等效電路，

其振盪條件為：

0 0

= +

= +

L in

L in

X X

R R

Active

Circuit Resonator

R

_in

R

_L

R

_in

= -R

_L

(a)

(a) (b)

圖 2.2 (a)負電阻振盪系統；(b)共振腔之等效網路；(c)(b)之等效電路 而在此所製作的 LC 振盪器即為串聯類型的振盪器。

2-1-3 品質因素（Quality factor）

對於設計 LC 型的振盪器而言，共振電路的 Q 值（Quality factor）為 一重要參數，根據物理上的基本定義，Q 值表示成如下所示：

cycle one

in dissipated energy

resonator the

in stored energy

Q

⋅

= π 2

在振盪器中，Q 值通常可以表示為：

ω ω φ

d Q ^o d

= 2

若 LC 共振電路的 Q 值越高，則電路會有更好的振盪特性，因為 Q 值越 大表示共振電路之等效並聯電阻越大；在一定的輸出振幅下，V =I⋅R， 當振盪器所需的電流較小時，相位雜訊則隨電流降低而變小。

2-2 振盪器設計考量

在高頻電路中，振盪器的功能主要是提供混波器(mixer)一個本地頻 率(local Frequency)的訊號源，使混波器(mixer)的輸出達到升頻或是降頻 的目的；在不同的通訊協定中，對振盪器的要求也會不一樣。下列為振 盪器性能參數的討論：

1、輸出功率：

振盪器的輸出主要是驅動混波器(mixer)的本地振盪埠，而混波器的 架構不同，所需振盪器輸出功率也不同。以最常見的 Gilbert Cell 為例，

所要求的大約為 0dBm 附近；壓控振盪器的輸出功率會隨著電壓改變而 改變，所以會有最小與最大的功率輸出，在最小輸出功率(minimum output power)方面，是指，在所有輸出頻率中，在可調振盪頻寬範圍下，電路 的最小 RF 輸出功率不能超過指定值，此指定值便是最小輸出功率；而 最大輸出功率(maximum output power)，則是指在所有輸出頻率中，且可 調振盪頻寬範圍下，電路的最大 RF 輸出功率不能超過指定值，此指定 值便是最大輸出功率。

2、輸出功率的變化或平坦度(Output Power Variation or Flatness)：

在所有輸出頻率中，最大輸出功率(Peak to Peak)的變化(在所有指定 條件下可調的頻率範圍)。

3、功率消耗：

目前市面上幾乎所有的電路都走低功率、低成本的設計，振盪器也 是如此。而電路的消耗功率 P＝V × I，由公式中可以發現，要降低功率，

就是讓電路工作於低電壓和低電流的環境，但在低功率的環境下，電路 上的設計也相對會困難許多。

4、可調頻率範圍（Tuning range）：

在 RF 電路中，訊號是在一個固定的頻帶傳輸資料；在不同的時間 會接收或是傳送不同的載波訊息，所以振盪器必須設計成可以調變其振 盪頻率。振盪器的輸出頻率（? out）可以表示成：

cont o

out =ω +KV ω

圖 2.3 理想振盪器之 K^vco定義圖

? _o為 V_cont＝0 時的輸出頻率，K_vco為壓控振盪器的增益，如圖 2.3 所示，

此圖為一理想的圖形，由 ?₁至 ?₂的這個頻段，即為壓控振盪器的可調 頻率範圍（tuning range）。以 LC 共振電路來說，由於變容器之電容值和

V

_cont 電壓之間的關係並沒有理想的線性度，所以當電壓上升或下降時並 非為一直線，在實際的情況下為一彎曲的曲線，如圖 2.4 中所示。我們 在定義 Kvco和可調頻率範圍時，是取其最線性的段落來計算，理想上，

圖 2.4 實際振盪器之 K^vco定義圖 5、線性度(Linearity)：

在所有指定條件(負載和常溫等)情況下，用來描述輸出頻率與調變電 壓之關係，是否具正比之線性關係。

6、相位雜訊：

相位雜訊為設計 VCO 時要考量的重要參數，然而周遭環境和電路中 的每個元件都會貢獻雜訊源，使振盪器輸出頻率產生擾動，而這些非理 想效應會嚴重影響到整個系統，例如經由混波器出來的訊號可能因此無 法辨識解調。

7、負載變化(Load Pulling Figure)：

當負載端的阻抗值發生變化時，輸出的功率和頻率都會有變化。一 般的量測方法為在特定的VSWR下，360度的相位變化造成的頻率和功率 變化量。理想的振盪頻率和功率不應隨負載變化而變化。

8、偏壓變化(Source Pushing)：

指當偏壓變化時頻率的變化量，以MHz/V 表示。

9、迴轉率(Slew Rate)：

指對壓控振盪器而言，當改變其可調電壓時，其頻率改變至穩定時 的時間比值。即每單位時間改變的頻率。

10、單調變化(Mono-tonicity)：

指可調電壓其對應輸出頻率之曲線都向同一方向遞增或遞減。如圖 2.5 (a)、(b)，如果像圖(c)時，則稱之為非單調變化(Non Mono-tonicity)。

圖2.5 調控電壓對振盪頻率之變化關係圖

11、可調靈敏度(Tuning Sensitivity)：

指每單位電壓對頻率之變化，即每改變振盪器之可調電壓其對應輸 出頻率之曲線斜率。

12、調變靈敏度(Modulation Sensitivity)：

對調變訊號而言，每單位電壓會變化多少頻率，但和可調靈敏度不 同。調變靈敏度是指對AC 調變訊號來看，且對一調變訊號之頻率而言。

13、溫度係數(Temperature Coefficient)：

指任意參數隨著溫度的變化而產生的變化量。以頻率而言，假設5° C 的溫度變化，造成5MHz 的變化，則其係數為l MHz /° C。

14、輸出波形之責任週期（Duty cycle）：

以 LC 振盪器為例，其輸出的波形為一正弦波；在理想的情況下，

正負週期剛好各佔 50﹪，但事實上會有些差異，並不會剛好各一半；這 種情況在 ring oscillator 更加明顯，因為電容的充電和放電的曲線為指數 函數，所以其責任週期較不對稱。

第三章 CMOS VCO 之相位雜訊（Phase Noise）分析

3-1 相位雜訊（Phase Noise）

3-1-1 相位雜訊的定義

振盪器中常見的雜訊來源為電阻、電容、電感、電晶體等內部元件 的雜訊，即熱雜訊、shot noise、flicker(1/f )noise。由於振盪器對於溫度 及雜訊相當敏感，當溫度變化或雜訊存在將使振盪器的輸出訊號在振 幅、相位及頻率上產生改變，也就是所謂的AM、PM 及FM 雜訊[3]。如 圖3.1所示，振盪器輸出訊號^Accos

[

^ωc^t+θ

]

由於溫度或雜訊使得訊號的相位 (或振幅、頻率)產生改變，如由^Accos

[

^ωc^{t +θ}

]

改變至^Ac^'cos

[

^ωc^t+θ'

]

或其它訊 號。

[

^{ω t+θ}

]

A_ccos _c

[

^'

]

cos

' ω t +θ A_{c c}

圖3.1 訊號相量偏移圖

通常由於振盪器輸出振幅被溫度及雜訊影響產生的改變量不大且會 在極短瞬間趨於穩度，因此AM雜訊可忽略，而將訊號振幅視為常數。所 以振盪器的輸出可表示成^S

( )

^t = ^Accos

[

ωc^t+θn

( )

^t

]

，其中θn

( )

^t 表示訊號相位變 動(PM及FM雜訊)，即所謂的相位雜訊。

若θn

( )

^t <<1 rad，則^S

( )

^t ≈ ^Accos

( )

ωc^t −^Acθn

( ) ( )

^t sin ωc^t 。其中^Acθn

( ) ( )

^t sin ωc^t 為 雜訊訊號，將會在載波^Accos

( )

ωc^t 附近形成雜訊分佈。因此一般振盪器輸 出訊號以頻譜觀察，可以看到訊號頻譜的形狀在中心頻率周圍形成〝裙

帶〞狀，如圖3.2所示，而其相位雜訊定義如下。

( ) ( )

Pout

BW Hz f N

L ∆ = 1 −

(3.1)

Output Power

P_out

f f_c+∆ fc

f dBm

Hz 1

) ( f L ∆

N

圖3.2 VCO輸出頻譜圖

N(1Hz-BW)為 ? f 處在 1Hz 頻寬內之修正雜訊功率，而 Pout 為載波功率，

以理想的振盪器而言，其相位雜訊應該為−∞。

3-1-2 相位雜訊對通訊系統的影響

在通訊系統中常使用頻率合成器作為本地振盪器來達到頻率轉換的 目的，而本地振盪訊號源之相位雜訊便會影響到接收與發射訊號的品 質；考慮一個理想振盪器，其輸出頻譜如圖 3.3(a)所示，利用數學式可 表示成V_out

( )

t =V0 cos

[

ω0t+φ0

]

，其中V₀為振幅，ω₀為振盪頻率，φ₀為參考相 位，由圖中可知，理想的振盪器只在其振盪頻率ω_o有一輸出，在其他頻 率則無，但實際上，並沒有辦法設計出如此理想的振盪器，所以圖 3.3(b) 為實際振盪器的頻譜，可表示為

( )

^{t V}

[

^A

( )

^t

]

^f

[

^t

( )

^t

]

V_out = 0⋅1+ ⋅ ω0 +φ (3.2)

V0為最大振幅，f 為一週期函數，^A

( )

^{t 為振幅雜訊，φ}

( )

^{t 則為相位雜訊，而}

ω ₀ ω 0 2ω 0

(a) (b) 圖3.3 (a)理想振盪器(b)真實振盪器輸出功率頻譜

圖 3.4 為一基本的前端接收器的示意圖，RF 訊號由天線接收之後，

經由低雜訊放大器（LNA），再經過混波器（Mixer）作降頻的動作，而 得到所要的基頻信號。

圖3.4 前端收發器系統示意圖

圖 3.5 是表示 RF 訊號進入混波器轉換的示意圖，此時振盪器送入 混波器的訊號為理想的狀態，如此雜訊和訊號在經過降頻之後，訊號除 了中心頻率降低之外，不會有任何的改變，如此後級可以很容易地分辨 出正確的信號。

ω

ω ω ω

s

ω

c

c s

ω ω −

LO

Downconverted Signal Band

(IF)

圖3.5 理想振盪器之降頻示意圖

接著我們考慮實際振盪器降頻情況，假設無線收發機除了欲接收的 RF 訊號(desired signal)外，也可能接收到鄰近通道的干擾訊號(adjacent channel)，如果干擾訊號大於欲接收的訊號，則此兩個訊號在經過實際的 振盪器混波降頻之後，會如如圖 3.6 所示，其干擾訊號仍然存在，則此 時鄰近通道的干擾訊號將可能會覆蓋住欲接收的訊號，造成接收靈敏度 的下降；而系統所要求的訊號和干擾訊號的強度比，不可大於下一級輸 入的訊號雜訊比(Signal-to-Noise Ratio,SNR)，否則下一級則無法判斷訊號 和雜訊，因此我們在設計振盪器時，在不改變其他特性的條件下，希望 相位雜訊越低越好，理想值為−∞。

ω

ω ω ω

s

ω

c

c

s

ω

ω −

LO

Desired Signal

Adjacent Channel

Downconverted Signal Band

(IF)

圖3.6 實際振盪器之降頻示意圖

3-2 振盪器的相位雜訊-非時變模型（time invariant model）

在此非時變指的是雜訊源不論在何時注入壓控振盪器中所得到的相 位雜訊都是相同的；抑或是說不論在任何VCO輸出波形的時間點上，由 雜訊所造成的相位偏移效果都是一樣的，因此不需要考慮雜訊是在VCO 輸出波形的那個時間點進入VCO電路。假設振盪器是由放大器與共振器 組成，在振盪時放大器補償共振器能量損失。因此可假設放大器與共振 器在共振頻率的增益為一即是Gain=1。輸入的白色雜訊(white noise)經過 放大器後，放大器輸出雜訊在頻寬等於1Hz時為

Gain FkT

N = ⋅ ， (Gain=1) (3.3)

F為放大器的雜訊指數，Gain為放大器的功率增益，則振盪器之相位雜 訊模型如圖3.7所示：

圖3.7 振盪器之相位雜訊模型

共振器的頻率響應為帶通響應，其轉移函數為[13]

( ) ( )

(

¹

)

^ωω1

(

¹

)

^ω2

ω = + −

RC j

LC

RC j j

H (3.4) 與帶通響應的通式

( ) ( )

( )

²

2 ω ω ω

ω

ω ω ω

−

= +

Q j

Q j j

H

o o

o (3.5) 兩者比較後得知

o² =1 LC

ω 、 Q=ω_oRC (3.6) 在振盪器輸出頻率的附近ω =ωo+∆ω，若ωo <<∆ω則可用泰勒展開式 (taylor expansion)的首二項近似(3.5)式

( )

ω ≈ +

(

ω

)

⋅∆^ω Q j j

H

o

1 2 (3.7) 因此振盪器的閉迴路響應為

( ) ( ) ( )

ω ω ω ω

∆

≈ ⋅

= −

2 1

1 j Q

j j H

G ^o (3.8) 當輸入端的雜訊密度為Si

( )

^ω 時，則經過此系統^G

( )

^{ω 後，在輸出端的雜訊}

密度為So

( )

^ω

( ) ( ) ( )

^{2 2}

2 



⋅ ∆

=

= ω

ω ω ω

ω S G FkT Q

S_{o i} ^o (3.9) 上式為雙邊帶雜訊頻譜密度，因此距離振盪頻率_∆ω處的單邊帶(single sideband)雜訊對訊號比，以dB值表示，也就是相位雜訊為

( )















 





⋅ ∆

⋅

⋅

=

∆

2

2 2

log 1

10 ω

ω ω

Q P

L FkT ^o

s

(3.10) 其中P^s為振盪器輸出訊號功率，所以從上述的公式可看出若要得到較好 的相位雜訊表現則必需要增加訊號功率與共振器的Q值。增加訊號功率也 可意味著增加振盪器等效模型中放大器的功率，使放大器的雜訊指數「F」

下降，如此便可達到增加抑制相位雜訊的能力。

由上式(3.10)可對相位雜訊得到一概略性的了解，但是式子所描述 的頻譜與VCO通常量測到的有很大的差異。VCO頻譜如圖3.8所示。

) log(

∆ ω

) ( ∆ ω L

1 f3

ω

∆

Q

o

2

ω

 

 

⋅

P

s

FkT 2 log 1 10 1 f

3

1 f 2

圖3.8 Lesson之相位雜訊頻譜圖

由上圖可看到，在相當大的頻率偏移(frequency offset)時，VCO的頻 譜會趨於水平，而非如上式(3.10)預測持續以二次方倒數下降，而在極 小的頻率偏移時，VCO頻譜是以三次方倒數下降而不是如(3.10)所預 測。因此在相位雜訊的描述上必需要修正為：

( )

























∆ +∆















 + ∆

⋅

⋅

=

∆ ω

ω ω

ω ω ^{1 3}

2

2 1 2 1

log 1

10 ^{o f}

s Q

P

L FkT (3.11)

上式(3.11)即為所謂的Leeson’s model，它是一個由量測VCO頻譜後作 curve fit的model，用來描述其輸出頻譜，k為波茲曼常數，T為絕對溫度，

Q為LC共振電路有效Q值(quality factor)，F(device excess noise number)是

一個經驗參數，圖3.8表示一個相位雜訊的頻譜，而在1 f² 區域，LC共 振電路的等效阻抗為

( )

( ) ( )

( )

^_^





∆ +

−

∆ + +

=

∆ +



 − +

=



 



 −

+

=

L j LC

G G

L j LC L G

C j G G

o o L

o

L L

ω ω

ω ω ω

ω

ω ω ω ω

ω

1 1 1

2 2

(3.12)

假設∆ω <<ω_o，

(

ω_o+∆ω

)

² ≈ω_o² +2ω_o∆ω，則上式(3.12)可改寫成

(

+∆

)

≈ _^ + ^∆ _^

o L

o G j Q

G ω

ω ω

ω 1 2 (3.13)

將電導換成阻抗

( )























 ⋅∆ +

⋅

≈

∆ +

o L

o

Q j G j

Z

ω ω ω

ω

2 1

1 (3.14)

上式中Q=ω_OCG_L，在穩態(steady-state)時，主動元件所提供的功率和共振 電路所消耗的功率應該相等，所以主動元件可視為提供一個負的電導，

如下圖3.9所示。

圖3.9 LC振盪器之等效電路圖

在穩態時，其電導的大小G_m=G_L，則共振電路之淨阻抗為

( ) ( )

( )

ω

ω ω

ω

ω ω ω

⋅ ∆

−

∆ = +

∆

= +

∆ i G Q

Z v ^o

L o

in o out

2

1 (3.15) 共振電路電阻之等效均方根雜訊電流強度（equivalent mean square noise current density）大小為

L

n f kTG

i² ∆ =4 (3.16) 在電路中，主動元件也會產生雜訊，若把這些雜訊一起考慮進去，則必 須加入F的修正因素，所以上式可以改寫成

L

n f FkTG

i² ∆ =4 (3.17) 如此則在1 f² 區域的相位雜訊可表示為

Active Device -Gm(Vo)

{ } ( )















 ⋅ ∆ ⋅ ∆

⋅

=











⋅ 

=

∆

2 2 2

2 2

2 1 2 1 log 10 log

10

o n

sig noise

V

f i Z

v L v

ω ω



















 ⋅

⋅ ∆

⋅

=





















⋅

⋅

⋅

∆ ⋅

⋅

⋅

⋅

=

s o

L o

L L o

L

P Q FkT

G V

G Q FkTG

G ^{2 2}

2

2 2

2

2 1 log 10 2

1 4 4 1 2 1 log

10 ω

ω ω

ω











 



 





⋅ ∆



 



⋅

⋅

=











 



 





⋅ ∆

⋅

=

2 2 2

2 1 log 2

2 10 log 2

10 ω

ω ω

ω _o

s o

s P Q

FkT Q

P

FkT (3.18)

而上式中的P_s V_o²G_L 2 1⋅

= ，由上述公式可以約略看出相位雜訊、頻率、Q值 和功率等參數彼此間的關係，當振盪頻率ω_o越高時，其相位雜訊越大，

所以要達到很低的相位雜訊，電路上的設計也相對困難；當_∆ω增加時，

相位雜訊便會降低；而不同製程的電感，其Q值也都不相同，當Q值越大 則相位雜訊越低；Ps也是影響相位雜訊的重要參數，當增加偏壓電流則

P

_s變大，如此相位雜訊也會降低。在不同系統有不同的規格，也因此對 相位雜訊的要求也不同，所以設計者可以針對各自的規格，對這些參數 來作調整，以達到所要的目標。

而在Leeson’s model中有些參數如 3

ω1 f

∆ 必需要經過量測才能得到，

且在VCO 頻譜成水平的轉角頻率(corner Frequencyuency)也並不一定是

ω ω

∆ Q

o

2 。再者在非時變分析中無法對VCO頻譜有¹

( )

^{∆ω 3}region提出合理的 解釋，雖然我們都知道是1 f noise造成的，但1 f noise是如何升頻至中心 頻率的附近?下面將介紹另一種分析方式，此分析可解釋¹

( )

^{∆ω 3region形} 成原因。

3-3 相位雜訊-時變模型（time variant model）

3-3-1 雜訊對振幅及相位之影響

振盪電路的振幅和相位都會受到雜訊的干擾而有所擾動。圖 3.10 中 表示，在時間t=τ時，一個脈衝(impulse)電流注入一個 lossless 的 L-C 諧 振電路中，相位及振幅所受到的影響，會表現在振幅雜訊^A

( )

^{t 和相位雜訊}

( )

^t

φ 上。雜訊對振幅所造成的擾動，還可藉由迴授電路而隨時間衰減；但 是相位一受到影響便會一直持續下去。

圖3.10 電流脈衝注入LC振盪器

以一個 LC 振盪器為例，其輸出最大振幅為V_max，如圖 3.11 所示，

在t=τ時，有一雜訊電流注入系統，電容兩端電壓便會改變，假設電壓 改變量為∆V ，而∆V 可表示為

total

C V = ∆q

∆ (3.19) (3.19)式中∆q為雜訊電流所注入的載子總數，Ctotal是雜訊電流源兩端嵌 入的所有電容值。在圖 3.11(a)中，輸出正振盪於某一頻率及固定的振 幅，但當雜訊在振幅為V_max時注入，其相位幾乎不會改變，只有振幅大小 受到影響；反之，若雜訊在訊號振幅為零交越(zero crossing)時注入，則 如圖 3.11(b)所示，訊號的振幅不變，但波形卻往前移動，使相位改變，

且會有最大的相位改變，當在其他情況注入，則相位與振幅兩者都會改 變。因此對於一個振盪器而言，雜訊造成的相位改變是與其注入的時間

用時變的觀念。

圖3.11 脈衝注入造成振盪訊號的改變

3-3-2 振盪器之 ISF（Impulse Sensitivity Function）

ISF 為表示一個系統對脈衝輸入的敏感度。我們以 LC 振盪器為例，

計算其 ISF。

假設 LC 振盪器的最大輸出振幅為V_o，電感值為 L，電容值為 C，則 共振頻率為1 2π LC，以^v

( )

^{t 和i}

( )

^t 分別表示電容兩端電壓和流過電感的電 流，數學式子表示如下

( )

^{t V}

( )

^t

v = _ocosω

( ) ( )

^t

L V C t

i = _o sin ω (3.20) 在時間t=t_o時，雜訊電流注入∆q電荷。而在t₌t_o⁺時電容的電壓與流過電

(a)

(b)

感的電流為

( )

^{t V}

( )

^{t q C}

v _o = _ocosω +∆

( ) ( )

^t

L V C t

i _o = _o sin ω_o (3.21) 如果我們假設在t=t_o⁺之後，相位會有∆φ的改變，而振幅的改變量為∆V ， 所以(3.20)式可以改成

( ) (

^{t = V +∆V}

) (

^ωt+∆φ

)

v _o cos

( ) (

= +∆

) (

ωt+∆φ

)

L V C V t

i _o sin (3.22) 所以在時間t=t_o⁺時，式子(3.21)與(3.22)相等

(

^Vo +∆^V

) (

cosω^to +∆φ

)

=^Vocos

( )

ω^to +∆^{q C}

(

Vo +∆V

) (

sin ωto +∆φ

)

=Vosin

( )

ωto (3.23) 可將(3.23)式中的 cos 和 sin 的函數展開，如下所示

(

^Vo +∆^V

) ( ) ( ) [

cosω^to cos∆φ −sin

( ) ( )

ω^to sin ∆φ

]

=^Vocos

( )

ω^to +∆^{q C}

(

Vo +∆V

) ( ) ( ) [

sin ωto cos∆φ +cos

( ) ( )

ωto sin ∆φ

]

=Vosin

( )

ωto (3.24) 在上式中，因∆V 與∆φ兩者之值都很小，所以^cos

( )

^{∆φ ≅1，sin}

( )

^{∆φ ≅∆φ，且}

o

o V V

V +∆ ≅ ，根據這些假設，所以可將(3.24)式簡化為

( ) ( )

C t q V

t

V⋅ _o − _o∆ ⋅ _o = ∆

∆ cos ω φ sin ω ---(1)

( )

^cos

( )

⁰

sin + ∆ ⋅ =

⋅

∆V ωto Vo φ ωto --- (2) (3.25) 將上式(3.25)作運算，即是

( )

2 ×cos

( ) ( )

ωto − 1 ×sin

( )

ωto ，可得到

( ) ( )



 



−

⋅

∆

∆ =

−

=

∆

max

sin sin

q q t

CV t

q _o

o o

ω ω

φ (3.26)

相位的脈衝響應（impulse response）可得

( )

^τ

( ) ( )

^{ωτ τ}

φ =− u t−

t q h

max

, sin (3.27) LC 振盪器的 ISF 為

( )

^{x =−sin}

( )

^x

Γ (3.28)

3-3-3 相位-電壓轉換和電流-相位轉換

如圖 3.10 所示，當一個脈衝在時間為τ時注入，訊號將產生相位改 變，其相位改變的脈衝響應可表示為

( )

^τ

( ) ( )

^{ω τ τ}

φ =−Γ u t−

t q

h ^o

max

, (3.29) 上式中^u

( )

^{t 為單位步階函數，}qmax 為 LC 振盪器最大儲存的電荷量，^Γ

( )

^{x 為}

ISF，是一週期為2π 的函數，與訊號頻率及最大振幅無關，而與訊號波 形有極大的關係，此函數表示一個振盪器對於一個脈衝在ωoτ 時注入的靈 敏度(sensitivity)；如圖 3.12 所示，在(a)圖中為一個 LC 振盪器，^Γ

( )

^{x 的}

最大值發生在訊號零交越處，最小值則在訊號振幅達到最大時；而在(b) 圖可看出環形振盪器^Γ

( )

^{x 的變化，Γ}

( )

^x 最大值發生在訊號振幅變化最激烈 的時刻。

(a) (b) 圖3.12 振盪器的輸出與ISF波形(a)LC振盪器(b)環形振盪器 若 ISF 已知，則可算出相位經由脈衝注入的改變量為

( ) ∫ ( ) ( ) ∫

−∞

( ) ( )

∞

∞

− = Γ

= ^t o i d

d q i t h

t τ τ τ ω τ τ τ

φ _φ

max

, 1 (3.30) ISF 為一週期函數，所以我們可以由 Fourier series 將其展開

( ) ∑

^∞

( )

=

+ +

= Γ

1

2 n cos

n o n

o

o c c n

θ τ ω τ

ω (3.31)

上式中c_n為 ISF 的 Fourier coefficient，θ_n是 n 階諧波的相位；但θ_n對隨機 輸入的雜訊而言，幾乎沒有影響，可以忽略不計，將(3.31)代入(3.30) 可得到

( ) ( ) ( ) ( )

_



 



 +

=

∫

−∞

∑ ∫

∞

= −∞ t

n t

o n

o i d c i n d

c t q

max 1

2 cos

1 τ τ τ ω τ τ

φ (3.32)

由(3.32)式可看出每個任意不同的雜訊輸入對整體φ

( )

^t 的貢獻，如圖 3.13 所示，寬頻雜訊會被振盪頻率及其諧波頻率訊號降頻並乘上c_n這個常數。

圖3.13 ISF分解之系統等效方塊流程圖

假設有一雜訊為弦波電流源形式，其頻率在mωo+∆ω，其中 m 為一 常數，則此電流表示為

( )

^{t I}

[ (

^m

)

^t

]

i = _m⋅cos ω_o +∆ω (3.33) 若ω_o >>∆ω，將(3.33)式代入(3.32)式中，可得到

( ) ( )

ω φ ω

∆

≅ ∆ 2 max

sin q

t c

t I^{m m} (3.34) 將(3.34)式代入

( )

^t

[

^t

( )

^t

]

V_out =cosω_o +φ (3.35)

假設 1

2 _max <

∆ω q

c

I_{m m} ，則(3.34)的雜訊將造成輸出訊號頻譜在ω_o附近有兩個等

功率的訊號，其頻率與中心頻差_∆ω，大小各為





⋅ ∆

≅10 log 4 _max ω q

c

P_SBC I^{m m} (3.36) 若 電 流 雜 訊 源 為 白 色 高 斯 雜 訊 ， 功率頻譜密度(PSD,Power Spectral

Density)為

f i_n

∆

2

，則其在振盪頻率附近造成 VCO 輸出頻譜展開的單頻帶雜 訊功率除以訊號功率比為

( )





















∆

⋅ ∆

≅

∆

∑

^∞

= 2 2 max

0 2 2

log 4

10 ω

ω q

f c i

C ^m

m n

SSB (3.37)

由 Parseval’s Theorem 可得知

∫ ( )

∑

^{∞ = Γ = Γ}

=

π 2 0

2 2 0

2 2 rms

m

m x dx

C (3.38) 因此由白色高斯雜訊，所造成的相位雜訊為

( )





















∆

∆ Γ

⋅

≅

∆ _{2 2}

max 2 2

log 2

10 ω

ω q

f i L

rms n

(3.39)

而q_max =CV_max ，V_max為 VCO 的最大振幅；功率頻譜密度

R KT f

i_n² = 4

∆ ，將之

代入(3.39)式中，可得到

( )















 Γ ∆

⋅

≅

∆

2 2 2 2

max

log 2

10 ω

ω ω

Q R

V

L KT _rms ^o (3.40) 若 VCO 訊號為弦波形式，則上式可以寫成

( )















 Γ ∆

⋅

≅

∆

2 2

4 2

log

10 ω

ω ω

Q P

L KT _rms ^o

S

(3.41) (3.41)式與(3.10)式只差一個常數項，但當在非時變分析時(3.10)式中 的 F 通常為一個在 VCO 頻譜量測以後才去 fit 的參數，而在(3.41)式中 卻可由尋找 ISF 後計算而得，且由(3.41)式也可知道除了增加訊號大小 及增加 Q 值之外，也可以經由改變波形，即降低Γrms(ISF)之值，來抑制 白色雜訊所造成的相位雜訊。

若輸入 VCO 內的雜訊為^{1 f} noise，其功率頻譜密度為

ω ω

= _n ∆ ^f

f

n i

i²_,1/ ^{2 1/} (3.42) 上式(3.42)中，ω_1/f為1 f 的 corner Frequency，將(3.42)式代入(3.39)式 中可以得到¹

( )

^{∆ω 3}region 的相位雜訊，如下所示

( )





















∆

∆ ⋅

⋅

≅

∆ _{2 3}

max / 1 2 2

log 8

10 ω

ω

ω q

f c i L

f o n

(3.43)

由以上可知，白色雜訊及1 f noise 以電流源的形式注入 VCO，造成 VCO 的相位產生變化，而相位的變化大小與雜訊大小及訊號波形有關；由雜 訊造成的相位變化經由相位調變(phase modulation)，會在 VCO 輸出訊號 頻譜的周圍展開成群帶狀的相位雜訊，其形成示意圖如下圖 3.14 所示。

ω ω ω

ωo

) (

2

f ω in

∆

) (ω Sφ

(ω) SV

Noise f 1

White Noise

ω PM

∆ ω

∆

ωo 2ω_o 3ω_o

ω

∆ ω

∆ ω

∆

Co

C2

C1 C₃

ω

∆

圖3.14 相位雜訊形成示意圖

相位雜訊¹

( )

^{∆ω 3與1}

( )

^{∆ω 2}區域之間的 corner frequency∆ω1 f/ 3可以經 由比較(3.43)與(3.39)來得到

2 2 / / 1

1 ³ 4 _rms

o f f

c

⋅ Γ

=

∆ω ω (3.44) 所以，如果想要減低¹

( )

^{∆ω 3區域的相位雜訊及降低}∆ω1 f/ ³ ，就須要降低

co，即是 ISF 的 DC 成份；而要降低c_o必須讓 VCO 輸出波形越奇對稱 (odd-symmetry)越好。

在時變分析中，對 VCO 中任何一個雜訊源都可以依照其雜訊等效 模型及訊號波形對應此雜訊源的 ISF 來求出相位雜訊；如果想找出 ISF，

可以將雜訊源以一個脈衝訊號代替，並找出 VCO 對此脈衝訊號的脈衝響 應，即是 VCO 對應此雜訊源的 ISF。

在電路中，所有元件皆會產生雜訊，而此處 VCO 是利用主動元件(電 晶體)產生負電阻來振盪，所以也會產生雜訊，如果增加主動元件的g_m

值，則電晶體的熱雜訊會較小，相位雜訊也會較小；而在公式(3.39)中，

可看出當∆ω 增 加 時 ，離中心頻率越遠， 則相位雜訊相對越低 ； 而

CVo

qmax = ，且V_o =I_tail⋅R_eq，所以振幅

( )

Vo 越大，相位雜訊也越低，但如果 振幅變大，電流相對也會增加，如此會導致電路的消耗功率上升，所以 在這方面設計者需要自行 trade-off。

第四章 5GHz CMOS LC-tank VCO 設計與分析

4-1 VCO 電路原理

4-1-1 VCO 電路介紹與規格說明

在現今的高頻電路中，目前較常使用的 VCO 電路架構大致上為兩 種 ：分別是(1)Corss-coupled VCO 和 (2)Complementary cross-coupled VCO。而在此本論文主要是使用 Complementary cross-coupled VCO 這個 架構來製作 VCO，所製作的 VCO 應用於 802.11a 中，所以 VCO 要振盪 在 5.15~5.35GHz 之間，包含了 5.15~5.25GHz 和 5.25~5.35GHz 這兩個 band，使的整個 PLL 電路可以提供 Mixer 所希望的 LO 訊號，以完成降 頻的動作。

在目前業界 ATHEROS 公司有針對 IEEE 802.11a 5GHz WLANs 生 產 AR5111 Radio-on-a-Chip(RoC)，AR5111 是一個含有 PA 且的完整 tranceiver，且不需要外部的 VCO 和 SAW filter；此 AR5111 可運作在 (1)5.15~5.35GHz和 5.725~5.825GHz 的 U-NII 頻段，(2) 5.15~5.35GHz 和 5.47~5.725GHz 的歐規頻段；在表 4-1 中列出 AR5111 中和 VCO 有關 之規格。

由表 4-1 中可知，其使用 0.25um CMOS 的製程，所以其 VCO 的 bias 為 2.5V；本論的 VCO 的可調變範圍至少要由 5.15~5.35GHz，包含 這兩個頻段，而 AR5111 在中心頻率方面為(1)5.17~5.70GHz(at 10 MHz spacing)，此包含了三個 band 且適用歐規頻段、和(2)5.745~5.920GHz (at 5 MHz spacing)，提供 Dedicated Short Range Communications(DSRC)在 5.9GHz 於 Intelligent Transportation Systems Radio Services(IT_RCS)，使 用於美國與加拿大；AR5111 在相位雜訊方面，如 1MHz offset 時的相位 雜訊為-105 dBc/Hz、500KHz offset 處為-97 dBc/Hz，100KHz offset 處為 -89 dBc/Hz，而在設計時選擇 1MHz offset 小於或等於-105 dBc/Hz，符 合 AR5111 的規格。

4-1-2 VCO 電路架構

在 cross-coupled VCO 中，一般根據其輸出準位的不同分為兩類，如 圖 4.1(a)與 4.1(b)的 VCO 輸出訊號的 DC 準位分別為^V_DD及接近 0V(GND)，而圖 4.1(c)中的 VCO 僅用到一個電感，優點是可以節省晶 片面積，但由於有兩個電流源，因此在相位雜訊方面的表現較前兩者為 差。雖然上述的架構不甚相同，但其基本的工作原理都是相似的，其基 本振盪原理為：由電感電容（L、C）決定振盪頻率，主動元件（MOS）

形成負電阻補償諧振埠寄生電阻所造成的損耗，使電路振盪[4]。

(a) (b)

(c)

圖4.1 CMOS L-C tank VCO：(a)輸出準位^V_DD (b)輸出準位接近0V(GND) (c)單一電感架構

ATHEROS公司的AR5111規格列表：

Company/Chip number ATHEROS/AR5111

Technology 0.25um CMOS

VCO_bias Analog 2.5V

Parameter Conditions Min Typ. Max. Unit 30KHz offset - -84 tbd dBc/Hz 100KHz offset - -89 tbd dBc/Hz 500KHz offset - -97 tbd dBc/Hz Phase Noise

1MHz offset - -105 tbd dBc/Hz Center frequency

at 10 MHz spacing

5.17 - 5.70 GHz Fc(Center

channel

frequency) Center frequency at 5 MHz spacing

5.745 - 5.920 GHz

表 4-1 AR5111 規格列表

4-1-3 VCO 電路結構介紹分析

在此本論文所設計的 VCO 是使用負電阻的觀念，圖 4.2(a)為一被電 流脈衝刺激之簡單振盪電路，此電路對應於一衰減振盪特性，在每一週 期中，一些在電容和電感轉換的能量會在電阻以熱的形式損失。而在圖 4.2(b)中加入一個負電阻-Rp，則會使 Rp//-Rp = 8 ，如此電路將會無限 期振盪；所以若有一負電阻之主動電路和振盪電路並聯時，此結合電路 可能會發生振盪，如圖 4.2(c)所示。[5]

(a)

(b)

(c)

圖4.2 (a)振盪電路之衰減脈衝響應(b)加入負電阻以抵銷Rp的損失 (c)使用主度電路以提供負電阻