ATE 收發機區塊電路驗證系統整合

在尚未做系統整合前，務必對未使用過的元件做測試，驗證元件 電氣特性、操作方式等，是否合乎系統需求，合乎規格書上面的資料，

是否要量測 S 參數做匹配電路等等；在區塊電路驗證完後再做系統整 合；區塊電路驗證的目的，主要為減少系統整合有可能發生的問題。

3-1 TRL

因為在一般微波使用的零件尺寸均是非常小，要如何精密的量 測出該待測物的特性而又不會把網路分析儀的特性一同計算進去即 是一個重要的技術。一般使用 TRL 量測法，藉由網路分析儀的計算功 能，來進行 De-embedded 的計算，而將網路分析儀量測的參考平面 移到待測物的端點上，而測的待測物真正的各項參數

3-1-1 TRL 治具的製作

TRL 治具一套共有三個電路板分別代表 Thru(穿越), Reflect(反 射), Line(線), 三塊電路板的 Layout 如下圖. 3-1 所示

圖. 3-1 TRL 治具。

THRU REFLECT/OPEN LINE

L

₀

L

₀

L

₀

L

₀

L

₀

L

₀

1/4λ 1/4λ

D

W

W: 線寬 Z0 為 50Ω 之傳輸線 L0: 取合適需求的任意長度即可

1/4λ: 取適用頻段的中心頻率的 1/4λ

eff

l c

ε ω π

2 ⋅

0

= Δ

c 為自由空間光速，

^ω

⁰

^{= 2 π f}

⁰ 適 用 頻 段 ⁰

⁹

⁰

~ 16 9

2 f f

， 本 論 文 選 用 f⁰=1.7GHz ， 適 用 頻 段 377MHz~3.02GHz，在選擇 f⁰時盡量選用範圍可以同時供給 RF 頻率與 IF 頻率使用較佳。

D:一般取 3 倍介質厚度，但是因為板子非常薄,，3 倍介質厚度實作 上有時還是太小，實作上取 300mil ~ 250mil。

3-1-2 TRL 治具製作注意事項:

整個 TRL 治具的製作流程可分為 PCB Layout, 雕刻機雕刻與網路 分析儀量測三大的步驟, 其中 PCB Layout 有一些小技巧可以用來提 高 TRL 治具的準確度。

a. 縮小切割層的線寬

因為 CCAM 在計算 Cutting 路徑時是 PCB 軟體切割層的線寬外緣為 基準線為準，因此縮小切割層的線寬可以避免多出來的間隙產生。

b. 傳輸線長度凸出切割層

如附圖. 3-2 到圖. 3-4 所示傳輸線長度切齊切割層時, 實際雕刻

圖. 3-2 PCB layout 使傳輸線長度切齊切割層。

圖. 3-3 CCAM 轉成走刀路徑時多出路徑。

CCAM 轉成走刀路徑時多出一些路徑, 箭頭所指處即是造成傳輸 線長度會略小的原因

切割層

圖. 3-4 實際成品雕刻, 傳輸線長度會略小於要求的值。

修正方法式 Layout 時將傳輸線長度凸出切割層, 如附圖. 3-5 到圖. 3-7 所示傳輸線長度凸出切割層時, 實際雕刻完成的傳輸線長 度會等於要求的值。

圖. 3-5 傳輸線長度凸出切割層。

切割層

圖. 3-6 CCAM 轉成走刀路徑時多出一些路徑恰好位於切割位於 切割路徑上。

圖. 3-7 實際成品雕刻, 傳輸線長度會等於要求的值。

3-1-3 TRL 治具驗證

所製作的 TRL 治具是否合乎需要，是否精準，校正過程是否準 確，可以利用第 3 塊板子 Line(線)板來做確認；將板子接上 TRL 夾 具後，測試頻率=f^0，量側 S21 是否等於 90 度(1/4λ)，經驗誤差值須

小於 1 度，為可以接受的範圍。

圖. 3-8 TRL 治具驗證量測結果。

量測結果為 –90.153 度@frequency(f⁰)=2.4GHz , 符合要求。

3-2 ATE 區塊電路驗證 3-2-1 Switch

在 ATE 與 DUT 端所用的 Switch 同樣為單刀雙擲(SPDT)，pHEMT 製程的 IC PT01079；在選擇上需要注意 High 與 Low 邏輯準位電壓值，

是否為系統可以提供，是 Logic High 導通或是 Logic Low 導通。

在使用上需要特別注意兩點:

一. 此 IC 為 pHEMT，且 Logic Low=0V，在開關切換時需要 注意避免產生負電壓擊穿 Gate 端。

圖. 3-9 電壓轉態點產生負電壓。

負電壓的發生主要是因為電路中寄生的電感效應，要避免負電壓 的產生首先是減少電路中的寄生電感效應，在 Layout 上面盡可能縮 短控制訊號到 Switch 端的走線長度；並且在控制訊號線上面靠近 Switch 的地方加上 Schottky Diode 下地提供保護；需要特別注意的 是 Schottky Diode 的寄生電容值，對控制訊號的阻抗大小，避免阻 抗太小將所要的訊號 Bypass 掉。

二. 實際使用上面的經驗經驗，焊接溫度最高不可以超過 250^。C 為安全範圍。

另外在測試上面，用三用電錶直接 Probe 兩端控制訊號，如果短 路及代表 IC 已經壞掉。

3-2-2 LNA(Low Noise Amplifier)

LNA 選擇上面首要考慮就是較低的 noise figure，再來是考慮需 不需要做 match，如果需要就要先做 TRL 量測出該 IC 的 S 參數來做 匹配；通常大多數需要匹配的放大器 IC 都會提供 S2P 檔案讓使用者 下載，實做電路前可以先拿來做參考，不過模擬上面需要考慮到版層 的厚度等使用環境的不同造成之差異；建議還是以自己量得的 S 參數 來做匹配會比較準確。

3-2-3 DA(Deriving Amplifier)

DA 的選用上面，主要是用市售的 MMIC，Input 與 Output 皆已做 到 50 歐姆，只需外加 DC Block；在使用 VNA(Vector Network Analyzer) 量測放大器 S 參數前請先確定該放大器不會震盪，使用 VNA 量測前，

待測放大器請先供電接上 Spectrum Analyzer 觀察是否有震盪的現 象發生，如果有請先加上 DC Block、RF Chock 等方法，想辦法消除 震盪的情形才可以接上 VNA 量測，以免將儀器損壞。

3-2-4 VGA(Variable Gain Amplifier)

在 RF 接收機通常為了增加系統接收靈敏度範圍會在接收路徑上 加上增益可調放大器；增益可調放大器又有分為類比式與數位式，數 位式增益可調放大器通常會搭配 MCU(8051)來做控制；在本系統 ATE

接收端，RF 訊號進入 FM 解調 IC 前加了一顆數位式控制 VGA，可調增 益範圍-16dB~30dB，控制方法由 8051 輸出並聯 4bit 數位 High Low 訊號控制或是輸出串列式數位 High Low 訊號控制(SPI)；增益大小調 整主要依據 FM 解調 IC 的 AGC 電路類比訊號輸出來做判斷；FM 解調 IC 的可解功率範圍-40dBm~0dBm，根據 Data Sheet 的建議，輸入功 率最好在-35dBm；利用 MCU(8051)與 VGA 配合使 FM 解調 IC 的輸入功 率可以在-35dBm 左右，使系統獲得最大的靈敏度。

MCU(8051) 4bit 並列數位控制 Code 對應 VGA 放大功率表(RF 頻率

=374MHz;數位 VGA 輸入功率-40dBm;VGA 電源=3VDC)

VGA 放大功率控 制 Code(十進制)

VGA 放大功 率控制 Code(二進

制)

量測到輸出 Power(dBm)

對應 Data Sheet (R^L=200 歐姆)應有的

放大功率

VGA 實際 量測到的 放大功率

0 _0000 -56 -10 -16

1 1000 -53 -7 -13

2 _0100 -50 -4 -10

3 1100 -47 -1 -7

4 _0010 -43.8 2 -3.8

5 1010 -40.7 5 -0.7

6 _0110 -37.5 8 2.5

7 1110 -34.5 11 5.5

8 _0001 -31.3 14 8.7

9 1001 -28.3 17 11.7

10 _0101 -25.2 20 14.8

11 1101 -22.2 23 17.8

12 _0011 -19.1 26 20.9

13 1011 -16 29 24

14 _0111 -12.9 32 27.1

15 1111 -9.9 35 30.1

表. 3-1 MCU(8051) 4bit 並列數位控制 Code 對應 VGA 放大功率 表。

圖. 3-10 VGA 4bit 並列控制訊號對應放大功率。

-20 -10 0 10 20 30 40

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

實際量測到的放大功率

4bit 並列數位控制

FM 解調 IC AGC 電路外部 Bias 電阻使用 SMD(0603)1K

FM 解調 IC input power(dBm)

FM 解 調 IC AGC 電

路輸 出電 壓(V)

AGC 電 路輸出 電壓至 8051；

8051 的 ADC 轉

出值

調整 VGA 4bit 十進 制 Code

VGA 4bit Code 對應 GAIN

FM 解調 IC Output power(dBm)

VGA 增益 調整過 後 FM 解

調 IC AGC 電路

輸出電 壓(V)

VGA 增 益調整

過後 AGC 電 路輸出 電壓至 8051；

8051 的 ADC 轉

出值 -70 1.665 568 15 30 -40 1.0129 345 -67 1.664 568 15 30 -37 0.702 239 -64 1.663 567 15 30 -34 0.5 170 -61 1.662 567 15 30 -31 0.38 129 -58 1.658 565 12 20.9 -37.1 0.5 170 -55 1.65 563 12 20.9 -34.1 0.5 170 -52 1.654 564 12 20.9 -31.1 0.5 170

-49 1.622 553 10 14.8 -34.2 0.5 170 -46 1.534 523 9 11.7 -34.3 0.5 170 -43 1.33 454 8 8.7 -34.3 0.5 170 -41 1.127 384 7 5.5 -35.5 0.551 188 -40 1.012 345 7 5.5 -34.5 0.5 170 -37 0.702 239 6 2.5 -34.5 0.5 170 -35 0.551 188 5 -0.7 -35.7 0.551 188 -34 0.5 170 5 -0.7 -34.7 0.551 188 -31 0.38 129 4 -3.8 -34.8 0.551 188 -30 0.352 120 4 -3.8 -33.8 0.5 170 -28 0.31 105 3 -7 -35 0.551 188 -25 0.273 93 0 -16 -41 0.551 188 -22 0.26 88 0 -16 -38 0.551 188 -19 0.26 88 0 -16 -35 0.551 188 -16 0.267 91 0 -16 -32 0.38 129 -13 0.277 94 0 -16 -29 0.352 120 -10 0.284 97 0 -16 -26 0.2732 93

-7 0.287 97 0 -16 -23 0.26 88

-4 0.286 97 0 -16 -20 0.26 88 -3 0.286 97 0 -16 -19 0.26 88 -1 0.285 97 0 -16 -17 0.26789 91 0 0.285 97 0 -16 -16 0.26789 91 表. 3-2 FM 解調 IC 輸入功率與 AGC 電路輸出電壓關係。

FM 解調IC輸入功率對應FM 解調IC AGC電路輸出電壓圖

0 0.5 1 1.5 2

-80 -70 -60

FM 解調IC輸入功率(dBm)

-50 -40 -30 -20 -10 0

F M 解 調 IC AGC 電 路輸 出電 壓

_AGC

圖. 3-11 FM 解調 IC 輸入功率對應 FM 解調 IC AGC 電路輸出電壓。

3-2-5 Filter

Filter 主要做頻率選擇用，濾除不要的訊號。在 ATE 接收端路 徑使用到兩個 Filter，第一個是在 LNA 後面的 RF 濾波器，Pass Band2.4GHz~2.5GHz，前後不需要做 match 電路；第二個為 Mix 後的 IF Filter，主要功用為消除鏡象頻率與 RF 和 LO 漏過來的不要的訊

要，需做前後級的 match；首先做 TRL 量測 Filter S 參數，再帶到 ADS 做模擬，將前後級做到 50 歐姆；一般 Filter 的 Pass Band 插 入損耗(insertion loss)為 3dB，Rejection Band 最少有 50dB 的衰 減。

3-2-6 MCU (Micro Control Unit)

在 ATE 接收機系統中 MCU 扮演整個接收機系統流程控制，和與 Baseband 溝通的重要腳色；ATE 系統中選用的 MCU 為 Silicon Laboratories 生產的 C8051F320 ，內建 10-bit 200Ksps ADC 等其 他功能，選用上主要看系統需求，操作速度，內建附加功能，ADC、

DAC、Comparator 等；在系統整合 PCB 電路板 Layout 需要特別注意 取其他電路隔開，避免訊號干擾。

3-2-7 VCO

VCO 選用的考量首先是可以操作的頻率，再來是 Vtune 電壓的控 制範圍，與最小輸出功率是否可以推動 Mix 升降頻、相位雜訊大小是 否合乎規格、Reference spurs 會不會太大影響到原本訊號等，這些 都是需要考量評估的地方；再來是 Layout 上面需要特別注意與其他 接地隔開，僅在 RF 訊號正下方留 3 到 5 倍版厚寬度大小的細線與其

他接地連接，以防 RF 訊號亂竄影響到系統，同時也減少電源與 Oscillator 來的雜訊；並電路板正反面預留焊接金屬殼的 Pad，以防 IC 輻射量太大時可以加金屬殼做屏蔽。

圖. 3-12 台達電 2G VCO (VCX2074S6) 相位雜訊量測。

Att 5 dB

A Ref 8 dBm *

Center 2.126 GHz 210 kHz/ Span 2.1 MHz

*

UNCAL

RBW 3 kHz

AQT 15 ms

VIEW 1 SA

-90 -80 -70 -60 -50 -40 -30 -20 -10 0

1

Marker 1 [T1 FXD]

-7.46 dBm 2.126016026 GHz

2

Delta 2 [T1 PHN]

-104.08 dBc/Hz 98.397435898 kHz

3 Delta 3 [T1 PHN]

-123.52 dBc/Hz 1.000320513 MHz PHN -5.539 dBm

PHN

Date: 13.SEP.2006 07:42:57

離carrier 100K掉104dB

離carrier 1M掉

123.5dB

圖. 3-13 Reference Oscillator 對台達電 2G VCO (VCX2074S6) 產生之 Reference spurs 量侧。

3-2-8 Synthesizer

頻率合成器在無線通訊系統中被視為核心部分，通常頻率合成器 被使用在混頻器 LO 之輸入，它的性能好壞為整個系統運作之關鍵，

其中判斷頻率合成器性能好壞的一個因素為 Phase Noise，如果頻率 合成器之 Phase Noise 差會造成 LO 的 Phase Noise 不好，相對的整 個系統的 Phase Noise 也會變差，產生的雜訊效應相對的會增加。

Att 5 dB

A

*

*

UNCAL

RBW 3 kHz

AQT 15 ms Ref 7 dBm

Center 2.126 GHz 210 kHz/ Span 2.1 MHz

VIEW

*

1 SA

-90 -80 -70 -60 -50 -40 -30 -20 -10 0

1

Marker 1 [T1 FXD]

-5.66 dBm 2.126013462 GHz

2

Delta 2 [T1 PHN]

-116.56 dBc/Hz 501.442307692 kHz PHN -5.66 dBm

PHN

Date: 13.SEP.2006 07:54:34

相位檢知器 PD

低通濾波

F(S) VCO

除N

Өr，fr Өe Vc Өo，fo

Өd，fd

圖. 3-14 頻率合成器之相鎖環路方塊圖。

圖. 3-14 為頻率合成器之相鎖環路方塊圖 f^r為輸入信號，f^o為 輸出信號，VCO 的輸出信號，經 N 次除頻電路，又成為相位檢知器的 輸入之一。相位檢知器的另一個輸入，為參考頻率信號(reference frequency signal)，相位檢知器(Phase detectors)的輸出信號，為 兩個輸入信號

θ

_r

及 θ

_d的相位差。檢知器的輸出，稱為誤差信號

θ

_e，經 濾波放大之後，取出誤差信號的直流部分，用為電壓控制震盪器 VCO 的控制電壓 Vc。加在 VCO 上的控制電壓 Vc(t)，將會迫使 VCO 的頻率 改變，以減少參考頻率與除 N 的輸出頻率，相互間的相位差異，可得

f

_r

= f

_d……… (3-1) 由於

N

f

_d

= f

^o ……… (3-2) 可得輸出信號頻率為

r

o

N f

f = ⋅

……… (3-3) 由(4-1)式可知，輸出信號頻率為參考頻率的 N 倍，N 可為任意

整數。相鎖環路一旦鎖定以後，在相位檢知器上的兩個輸入信號，仍 會有一甚為微小的相位差異。經由這一微小的相位差，所產生的直流 電壓，為一必要的信號，用以控制 VCO 的輸出頻率，使之不會處於自 在振盪(free-running oscillation)，而保持環路的持續鎖定，相鎖 環路的輸出信號頻率，可設計為參考頻率的整數倍，因此若要改變輸 出信號頻率，可以簡單的改變除數值 N 來完成。[2]

基本上，相鎖環路為一非線性系統，主要由於環路中的相位檢知 器，為一非線性組件所致。不過，設若相位檢知器兩個輸入信號之間，

相位差值甚小時，一般均可精確的設為線性模式。以線性模式分析時，

可假設相位檢知器的輸出為一電壓信號，與輸入信號的相位差成線性 關係。參考圖. 3-14，可得

) (

_{r d}

d

e

K

V = ⋅ θ − θ

……… (3-4) 式中

θ

_r=參考信號的相位

θ

d=回授信號的相位

K

d=相位檢知器增益因素(gain factor)，V/rad

VCO 亦可用以線性模式表出。輸出信號頻率與自在振盪頻率間的 差值，設為頻率增量

Δ ω = K

_o

⋅ V

_c

式中

V

_c

=

在 VCO 的輸入控制電壓

O

=

K

VCO 的增益因素，rad/sec.V

輸出信號頻率為

c o c f

o

= ω + Δ ω = ω + Κ V

ω

……… (3-5)

式中

ω

_f

= VCO

的自在振盪頻率

由於頻率為相位對時間的變率，VCO 的工作狀態，又可改以下式表出

c o

o

K V

dt d =

=

Δ ω θ

………

(3-6) 在除頻電路上的輸出

f

_d，為其輸入信號頻率

f

_o以 N 除之

N

f

_d

= f

^o ……… (4-7)

若以相位表出時，可將(3-7)式對時間積分，可得

N

o d

θ = θ

……… (3-8)

就相鎖環路的模式來看，N 除頻電路的特性，可設為與頻率無關 的單純數值

N

1

。依據以上所列設定，相鎖環路將可設為線性模式，並 可應用拉卜拉氏轉換式(Laplace transformation)表出。

在 ATE 接收端因為需要掃頻接收 DUT 發送過來未知頻率的訊號，

所以需要利用 8051 程式化更改 Lo 的頻率；Synthesizer 的選用因此 就須要考慮到 8051 輸出 High 與 Low 的電壓準位是否與自己 High 與 Low 的輸入電壓準位可以配合；控制鎖頻的方法在 ATE Lo 選用的是

在文檔中 中 華 大 學 碩 士 論 文 (頁 54-99)