• 沒有找到結果。

中 華 大 學 碩 士 論 文

N/A
N/A
Protected

Academic year: 2022

Share "中 華 大 學 碩 士 論 文"

Copied!
153
0
0

加載中.... (立即查看全文)

全文

(1)

中 華 大 學

碩 士 論 文

題目:

HOY 無線測試平台射頻收發機之設計與實現

Design and Implementation of a Radio Frequency Transceiver for HOY Wireless Test

Platform

系 所 別 : 電機工程學系碩士班

學號姓名 : M09401039 李洋蔚

指導教授 : 田 慶 誠 博 士

(2)
(3)
(4)
(5)

HOY 無線測試平台射頻收發機之設計與實現

指導教授:田慶誠 博士 研究生:李洋蔚

中華大學電機工程學系碩士班 通訊組

摘要

本論文主要討論如何根據已知的 HOY 無線收發機系統規格來逐 步完成與實現無線收發機硬體平台。

討論範圍包含零件的選用、系統模擬、電路設計、電路驗證、系 統整合、PCB 電路板佈局、程式化控制等。

第二章與第三章主要針對 ATE 做逐步討論,第四章與第五章則為 討論 DUT;第六章為 ATE 與 DUT 的 PCB 四層電路板使用簡介。

論 文 當 中 系 統 模 擬 所 用 到 的 軟 體 為 安 捷 倫 高 頻 模 擬 軟 體 ADS2005A 裡面的 Budget Analysis 功能,模擬分析包含系統 P1dB、

Noise Figure;系統控制利用單晶片 8051,使用 Keil C 做 C 語言設 計與 Debug,控制系統動作 Sweep、AGC、AFC 等功能。

關鍵詞: HOY,ATE,DUT,無線收發機硬體平台

(6)

Design and Implementation of a Radio Frequency Transceiver for HOY Wireless Test

Platform

Advisor: Dr. Ching-Cheng Tien Student: Young-Way Li Department of Electrical Engineering

Chung Hua University

Abstract

In this thesis, the main idea is how to take advantage of the used specifications and then to design, implement the HOY wireless test platform, a radio frequency transceiver, step by step.

The scope of discussions include— components survey, system simulation, circuit design, system integrated, PCB Layout, andstylization control etc.

First, discuss step by step with the chapter 2 and 3, which aim at ATE;

and then the chapter 4 and 5, which discuss with DUT; finally, discuss the chapter 6, which offers a brief introduction in ATE and the four-layer PCB circuit board of DUT.

In this thesis, the software used in the system of simulation is Budget analysis function, ADS2005A of Agilent Ratio frequency simulation software. The simulation analysis contain P1dB, and Noise Figure systems;and the system of control which used keil C to design C programming language and debug is used micro 8051 to administer the functions like Sweep, AGC, and AFC.

Keyword: HOY,ATE,DUT,Wireless Test Platform

(7)

誌 謝

經過兩年多的努力本論文終於能夠順利完成,首先要感謝指導教 授 田慶誠博士與王志湖老師的指導,在我遇到問題時給我提示與鼓 勵。在老師的指導下,這兩年中我學到了最重要兩件事「如何分析問 題」與「處理事情的態度」。

其次要感謝的人還包括參與本計劃相關的人員中華大學: 邱健 榮學長、陳建宇同學、周佳勳同學,、洪怡誠同學、簡均達同學、黃 拓為學弟、謝青州學弟、楊長錱學弟、鄭權佑學弟;清華大學:陳瑩 宴學長,徐悦芝同學,張介名同學,因為有你們的參予幫忙這個計畫才 可以如期順利。

再來要感謝同梯其他同學與學弟,峻維、梓巖、家豪、俊文、保 森、志隆、俊宏,感謝你們在生活上面、課業上面給予的幫忙與協助,

一起度過兩年難忘的時間;再來是我身邊的好朋友,雁安、堯保、志 榮、吟芳、宇傑、志清、尹君、凱婷、斐仟等等學弟妹,因為有你們 豐富了我的這兩年的生活與人生。

最後最要感謝我的家人,有他們的支持與鼓勵,我才能順利地完 成這兩年的學業。

對於其他未提及之所有曾經幫助我的人,在此一併致最衷的感 謝。

(8)

李洋蔚 謹識 中華民國 九十六 年 十二 月 于 新竹

(9)

目 錄

摘要...Ⅰ Abstract...Ⅱ 誌 謝...Ⅲ 目錄...Ⅴ 圖目錄...Ⅹ 表目錄... ... ⅩⅠⅤ

第一章 緒論

...1

1-1 研究動機...1

1-2 研究目標...2

1-3 研究流程...3

第二章 ATE 收發機系統規劃

...5

2-1 ATE 系統規劃...5

2-1-1 ATE 接收機系統規格 ... .5

2-1-2 ATE 接收機系統區塊圖... 6

2-1-3 ATE 發射機系統規格... 6

2-1-4 ATE 發射機系統區塊圖... 7

2-1-5 ATE 收發機零件選擇... 8

2-1-6 ATE 收發機系統規劃... 12

(10)

2-2 ATE 系統模擬- Budget Analysis ... 14

2-3 IP3、P1dB、NF 等原理之介紹... 15

2-3-1 P1dB 之介紹 ... 15

2-3-2 IP3 之介紹 ... 17

2-3-3 Noise Figure 雜訊指數 ... 19

2-3-4 多級放大器串接所產生之 P1dB、IP3、NF、Gain 之 公式表示 ... 20

2-4 ADS Budget Analysis ... 21

2-4-1 ATE 接收機最大可接收功率(P1dB)模擬 ... 22

2-4-2 ATE 接收機最大可接收功率雜訊指數模擬 ... 24

2-4-3 ATE 接收機最大可接收功率模擬 2(去掉中頻放大器) ... 24

2-4-4 ATE 接收機最大可接收功率模擬 2 雜訊指數模擬 ... 25

2-4-5 ATE 接收機靈敏度模擬(Sensitivity,最小可接收功率) 模擬 ... 27

2-4-6 ATE 接收機最小可接收功率雜訊指數模擬 ... 28

2-4-7 ATE 接收機靈敏度模擬 2(去掉中頻放大器)... 29

2-4-8 ATE 接收機靈敏度模擬 2 雜訊指數模擬(去掉中頻放大器) ... 30

第三章 ATE 收發機區塊電路驗證系統整合

... 31

(11)

3-1 TRL ... 35

3-1-1 TRL 治具的製作 ... 35

3-1-2 TRL 治具製作注意事項 ... 36

3-1-3 TRL 治具驗證 ... 39

3-2 ATE 區塊電路驗證 ... 40

3-2-1 Switch ... 40

3-2-2 LNA(Low Noise Amplifier)... 42

3-2-3 DA(Deriving Amplifier)... 42

3-2-4 VGA(Variable Gain Amplifier)... 42

3-2-5 Filter ... 42

3-2-6 MCU (Micro Control Unit)... 49

3-2-7 VCO ... 49

3-2-8 Synthesizer ... 51

3-2-9 PLL 迴路濾波器 ... 55

3-2-10 FM Demodulator ... 66

3-2-11 Common Emitter Amplifier... 69

3-2-12 Comparator ... 71

3-2-13 Digital Variable Gain Attenuators... 72

3-3 ATE 無線通道的建立與驗證流程... 75

(12)

3-4 ATE 程式流程圖 ... 77

3-5 ATE PCB Layout ... 78

3-5-1 板層規劃與配置 ... 79

3-5-2 PCB Layout 注意事項... 79

第四章 DUT 收發機系統規劃

... 80

4-1 DUT 系統規劃 ... 80

4-1-1 DUT 接收機系統規格 ... 80

4-1-2 DUT 接收機系統區塊圖... 81

4-1-3 DUT 發射機系統規格... 81

4-1-4 DUT 發射機系統區塊圖... 82

4-2 DUT 系統模擬- Budget Analysis... 82

4-2-1 ADS Budget Analysis ... 82

4-2-2-1 DUT 接收機最大可接收功率(P1dB)模擬... 83

4-2-2-2 DUT 接收機最大可接收功率雜訊指數模擬... 84

第五章 DUT 收發機區塊電路驗證系統整合

... 85

5-1 DUT 區塊電路驗證 ... 85

5-1-1 VCO ... 85

5-1-2 Envelope Detect ... 85

5-2 DUT PCB Layout ... 88

(13)

第六章 ATE 與 DUT 收發機使用說明圖

... 89

6-1 ATE 收發機使用說明圖 ... 89

6-2 DUT 收發機使用說明圖 ... 90

6-3 ATE 與 DUT 利用 Switch Adapter 供電電源接法 ... 91

6-3-1 7V 電源接法 ... 91

6-3-2 5V 電源接法 ... 92

第七章 HOY Version_3 機構組裝

... 93

第八章 結論與未來展望

... 94

ATE MCU C 語言程式附錄

... 96

論文內容備註

... 130

參考文獻

... 131

(14)

圖目錄

圖. 1-1 研究流程圖 ... 4

圖. 2-1 ATE 接收機系統區塊圖 ... 6

圖. 2-2 ATE 發射機系統區塊圖 ... 7

圖. 2-3 high-side 與 low-side injection LO 頻率產生的 image frequency 與 RF filter 在 rejection band 的頻率響應曲線調整 ... 16

圖. 2-4 1dB 增益壓縮點... 20

圖. 2-5 Intermodulation product ... 22

圖. 2-6 放大器輸入輸出之關係 ... 22

圖. 2-7 ATE 接收機最大可接收功率(P1dB)模擬 ... 26

圖. 2-8 ATE 接收機最大可接收功率(P1dB)模擬結果 ... 26

圖. 2-9 ATE 接收機最大可接收功率雜訊指數模擬結果 ... 28

圖. 2-10 ATE 接收機 P1dB 模擬(去掉中頻放大器) ... 29

圖. 2-11 ATE 接收機 P1dB 模擬結果(去掉中頻放大器) ... 29

圖. 2-12 ATE 接收機最大可接收功率 2 雜訊指數模擬 ... 30

圖. 2-13 ATE 接收機靈敏度(Sensitivity,最小可接收功率)模擬 ... 31

圖. 2-14 ATE 接收機靈敏度模擬結果... 31

(15)

圖. 2-15 ATE 接收機最小可接收功率雜訊指數模擬結果 ... 32

圖. 2-16 ATE 接收機靈敏度模擬 2(去掉中頻放大器) ... 33

圖. 2-17 ATE 接收機靈敏度模擬 2 結果(去掉中頻放大器) ... 33

圖. 2-18 ATE 接收機靈敏度模擬 2 雜訊指數模擬結果 ... 34

圖. 3-1 TRL 治具 ... 35

圖. 3-2 PCB layout 使傳輸線長度切齊切割層... 37

圖. 3-3 CCAM 轉成走刀路徑時多出路徑... 37

圖. 3-4 實際成品雕刻, 傳輸線長度會略小於要求的值 ... 38

圖. 3-5 傳輸線長度凸出切割層 ... 38

圖. 3-6 CCAM 轉成走刀路徑時多出一些路徑恰好位於切割位於 切割路徑上 ... 39

圖. 3-7 實際成品雕刻, 傳輸線長度會等於要求的值 ... 39

圖. 3-8 TRL 治具驗證量測結果... 40

圖. 3-9 電壓轉態點產生負電壓 ... 41

圖. 3-10 VGA 4bit 並列控制訊號對應放大功率 ... 45

圖. 3-11 FM 解調 IC 輸入功率對應 FM 解調 IC AGC 電路輸出電壓 ... 58

圖. 3-12 台達電 2G VCO (VCX2074S6) 相位雜訊量測 ... 50 圖. 3-13 Reference Oscillator 對台達電 2G VCO (VCX2074S6)產生

(16)

之 Reference spurs 量侧 ... 51

圖. 3-14 頻率合成器之相鎖環路方塊圖 ... 52

圖. 3-15 PLL 迴路濾波器型態... 55

圖. 3-16 三階被動式濾波器 ... 58

圖. 3-17 典型的迴路輸出頻譜 ... 61

圖. 3-18 迴路頻寬最佳化 ... 62

圖. 3-19 PLL Loop Filter Design 程式 ... 65

圖. 3-20 PLL Loop Filter 穩定性分析... 65

圖. 3-21 SL1461SA LC Tank DC Voltage 對應解調頻率 ... 68

圖. 3-22 ZV953V2 反偏電壓對應電容值 ... 68

圖. 3-23 CE 放大器 Pspice 電路模擬 ... 69

圖. 3-24 CE 放大器 Pspice 電路,放大增益模擬結果圖 ... 70

圖. 3-25 CE 放大器 Pspice 電路,頻率響應模擬結果 ... 70

圖. 3-26 CH1=CE 放大輸出訊號 CH2=FM Demodulator 輸出訊號 ... ... 71

圖. 3-27 比較器 Pspice 模擬 ... 72

圖. 3-28 3-way Handshaking to build RF Link ... 75

圖. 3-29 ATE 程式流程圖... 77

圖. 3-30 ATE Protel99SE Layout ... 78

(17)

圖. 4-1 DUT 接收機系統區塊圖... 81

圖. 4-2 DUT 發射機系統區塊圖... 82

圖. 4-3 DUT 接收機最大可接收功率(P1dB)模擬 ... 83

圖. 4-4 DUT 接收機最大可接收功率(P1dB)模擬結果 ... 83

圖. 4-5 DUT 接收機最大可接收功率雜訊指數模擬結果 ... 84

圖. 5-1 Envelope detector ... 85

圖. 5-2 OOK 信號 ... 86

圖. 5-3 OOK 信號經過 Diode 與 RC 充放電後輸出 ... 87

圖. 5-4 OOK 信號經過 Diode 輸出還原基頻訊號 ... 87

圖. 5-5 DUT Protel99SE PCB Layout ... 88

圖. 6-1 ATE 收發機使用說明... 89

圖. 6-2 DUT 收發機使用說明... 90

圖. 6-3 ATE 與 DUT 7V 電源接法... 91

圖. 6-4 ATE 與 DUT 5V 電源接法... 92

圖. 7-1 6 個 Channel 為一個模組... 93

圖. 7-2 機構 OverView ... 94

(18)

表格目錄

表. 2-1 描述 Mixer 性能的重要參數 ... 9

表. 3-1 MCU(8051) 4bit 並列數位控制對應 VGA 放大功率表 ... 43

表. 3-2 FM 解調 IC 輸入功率與 AGC 電路輸出電壓關係 ... 46

表. 3-3 Loop Filter 參數對照表 ... 57

表. 3-4 NS 所提供的 PLL IC Noise Floor ... 62

表. 3-5 A、B 衰減器填入值與衰減量... 73

表. 3-6 8051SPI 介面控制 DVGA 衰減量應填入 16 進位值 ... 74

(19)
(20)

第一章 緒論

1-1. 研究動機

積體電路設計技術在進入 SoC 的世代以後,設計製造的複雜度大 幅提高,面臨了許多新的挑戰。其中最嚴重的問題之ㄧ,就是 SoC 測 試的問題。SoC 的產品製造已經無法再持續的使用傳統上以測試機台 為主的測試流程。主要的原因是因為 SoC 測試機台的建構成本不斷大 幅成長。不但如此,測試機台效能的演進亦無法跟上 SoC 效能的進 步,使得測試機台的投資越來越不符合效益。另外,與被測試晶片連 結的針腳(Probe)也因為越來越細的線路以及影響越來越大的電阻而 面臨技術上的瓶頸。因此本計劃開始構思一個在晶圓階段可以有效提 高測試品質及可靠度並降低成本的方法。本計劃創新提出利用無線介 面來執行測試、診斷並修復單晶片系統(SoC),此方法不但一舉解決 了傳統測試機台所面臨的窘境,還可以大幅縮短測試時間並有效降低 測試成本。本計畫構想是全新的、原創性的作法。相信使用無線介面 來測試晶片將在未來十年成為主流。

(21)

1-2 研究目標

Wireless IC Test 無線硬體平台的建構,分為兩個部份,分別 為 ATE(Auto Test Equipment , Head Board) 與 DUT(Device Under Test,Load Board)。

ATE端包含FSK (Frequency Shift Keying)接收機與OOK(On-Off Keying)發射機。接收機接收頻率在ISM(Industrial Scientific Medical) Band (備註1)頻帶,使用超外差式架構(Super-Heterodyne) (備註2)將射頻訊號降至中頻374MHz再經FM Demodulator解調IC解調 出數位基頻信號後透過放大器與比較器將接收到的訊號整理成合乎 規格所需。OOK(On-Off Keying)發射機則直接利用接收機的本地震 盪源(LO,Local Oscillator)來當作發射訊號,配合RF Switch做OOK 調變。

DUT端則對應ATE包含FSK發射機與OOK接收機。發射機使用單顆 VCO(Voltage Control Oscillator)做為發射源,配合可變電阻做FSK 調變。接收機則利用蕭特基二極體做波峰檢測,從射頻訊號萃擷取出 數位基頻訊號,再經放大器與比較器將接收到的訊號整理成合乎規格 所需。

(22)

1-3 研究流程

本研究為因應計畫需求, 因此在研究流程上是以可行性與成品 的效能作為考量的重點。

研究流程的第一步是先訂出系統架構, 第二步是 survey 符合 需求的零件。為了提昇成品的可行性,Survey 的零件是以一般商業 市場上容易購得的為主,但是一般零件不一定能完全符合需求,所以 流程的第三步即是針對現有的零件來調整架構,使整個電路特性能夠 符合規格需求。經過步驟一到三,整個架構就已經決定了。接下來第 四步就是進行軟體模擬。軟體模擬的目的是希望能夠預估出所選用的 架構與零件能否達成需要的 System Performance。 軟體模擬第一步 是以廠商提供的規格書進行初步的模擬,如果模擬結果不符需求,則 重複步驟二到三。如果模擬結果符合需求,就製作各個單一零件的測 試板,實地的對各個單一零件進行量測,並將結果輸入軟體進行更精 確的模擬,以求得更精確的預估[1]。

第五步即是進行各方塊的電路實際製作。第六步就是將完成的各

方塊進行整合測試。整個研究流程圖可以表示如圖. 1-1。

(23)

Strat

定出架構

準備零件

軟體模擬

電路實際製 作

整合測試

進行電路修 改

END 整合測試符合

需求

是否可以修改 電路

重新準備零件 零件符合需求

模擬結果符合需

YES

YES

YES

NO

YES

NO NO

NO

YES

NO 調整架構

圖. 1-1 研究流程圖。

(24)

第二章 ATE 收發機系統規劃

2-1 ATE 收發機系統規劃

ATE 收發機的規格制定主要依據 HOY 計劃當中所定製規格來做設 計,也需要考慮到未來當 DUT 做成 IC 下線回來有可能發生的情況;

比 方 說 Sensitivity 、 Sweep Frequency 、 Auto Frequency Correction、Auto Gain Control 等的考量。

2-1-1 ATE 接收機系統規格

ATE Test Head Receiver Specifications:

‹ Receiver input frequency: 2.4GHz~2.5GHz

‹ Demodulation type: Frequency Shift Keying

‹ Data rate: 250kHz (without Manchester decoding) or 500kbps (to Manchester decoder)

‹ Logic Level: VOH≧2.4V; VOL≦0.4V

‹ Currnt Consumption: 500mA≦Current Consumption≦600mA

‹ FSK frequency deviation: ±4MHz (max)

‹ Carrier offset tolerance: 100MHz (Frequency Sweep and Tracking Range)

‹ Receiver Sensitivity: -85dBm

(25)

‹ System Use Voltage: 3V&5V

‹ Data output pins:

‹ Rx Data (Preamble, Data)

‹ RF Ready

‹ RF Link

‹ T/R Control Signal(Digital Low=RX) ◆Data input pins:

‹ RF Reset

2-1-2 ATE 接收機系統區塊圖

RF Filter

LNA DA MIX IF Filter DA AGC FM Demo CE AMP Comparator

8051

AFC

AGC

Synthesizer SPI Vt

DA VCO Rx Lo

Fsk Rx

250KHz Preamble

Data To BB

4Bit Gain Control

50 ohm load DVGA

PLL

RF link;RF Ready To BB

BB T/R Control Signal

圖. 2-1 ATE 接收機系統區塊圖。

2-1-3 ATE 發射機系統規格

ATE Test Head Transmitter Specifications:

‹ Transmitter output frequency: 2026MHz~2126MHz

(26)

‹ Data rate: 500kbps (from Manchester coder)

‹ ASK modulation index: 100%, (On-Off Keying)

‹ Tx Output Power: -3 ~ -60dBm (Controlled by baseband SPI )

‹ Data input pins:

‹ Tx Data (AACK, Data)

‹ T/R Control Signal(Digital High=TX)

2-1-4 ATE 發射機系統區塊圖

RF Filter

LNA DA MIX IF Filter DA AGC FM Demo CE AMP Comparator

Synthesizer 8051 SPI Vt

DA VCO OOk Tx

Data To BB

4Bit Gain Control

50 ohm load DVGA

Tx

PLL

250KHz Preamble

RF link;RF Ready To BB

BB T/R Control Signal

圖. 2-2 ATE 發射機系統區塊圖。

(27)

2-1-5 ATE 收發機零件選擇

在零件選擇方面,首先要先考慮整個收發機會使用到的電源電壓 與系統規格,再來就是零件是否容易採購,元件大小是否恰當適合需 要,價錢是否合理,以用最少的零件,最低的價錢,最小的面積來達 到所需的功能為目標。

在本計劃 ATE 與 DUT 收發機所使用到的電壓為 5V 與 3V,由 Switch Adapter 提供 5V 或 7V 電壓,3V 與 5V 電壓由 5V 或 7V Switch Adapter 經穩壓 IC 轉換而來;ATE 與 DUT 收發機天線同樣選用 2.4G Chip Antenna;第一級 RF Amplifier 的選擇著重較低的 Noise Figure 與較高的 Reverse Isolation,有助於降低整個系統的 Noise Figure 與衰減 LO 經由 Mixer 洩漏至 RF Port 的能量。

Mix 通常是整個接收機系統中接收到最強 RF 訊號的非線性元 件,因此接收機系統中必須注意選用具有較高 intercept point (IP) 的混頻器。混頻器(Mixer)可以分為主動式、被動、雙平衡式、單平 衡式、tuned、broadband 等等型式。一般常用的是被動式雙平衡混 頻器,因為被動式雙平衡混頻器具有最高的 intercept point 及 noise balance 等優點,缺點是需要較高的 LO 輸入訊號能量。 主動 式單一元件混頻器(Single-device active mixer) 則具有電路增益 及便宜的優點,但是其 intercept point 較低。描述 Mixer 性能的

(28)

重要參數整理如 表. 2-1

表. 2-1 描述 Mixer 性能的重要參數。

VCO(Voltage Control Oscillator)的選擇還需注意到操作頻 率對應到的控制電壓(Vt),需要在頻率合成器 Charge Pump 可以控制 的範圍內;VCO Out Power 的大小是否夠大可以讓 Mix 做降頻,如果

Important Mixer Parameters

Mixer Parameter Affected Receiver Specification Conversion loss Receiver sensitivity

Third-order intercept point

Inter-modulation distortion

Second-order intercept point

1/2 IF and amplifier second harmonic spurious response rejection

Higher-order intercept point

High-order spurious rejection

Noise balance Receiver sensitivity, AM noise rejection LO to RF isolation Conducted LO energy propagating toward

antenna

RF and LO to IF isolation Susceptibility to direct IF frequency pickup

(29)

不夠或太大則可以搭配 DA(Drive Amplifier)與拍型衰減做放大或衰 減,設法達到讓 Mix 做降頻所需要的功率。

定義本地振盪器(Local oscillator, LO)的一個重要的參數是單 旁波帶相位雜訊 (single-sideband phase noise, SSB),這一個參 數 幾 乎 決 定 了 接 收 機 對 於 鄰 近 波 道 的 選 擇 性 (adjacent channel selectivity)。 LO 訊號必須具有最低的 spurious 訊號,以確保接 收機不會連帶產生 spurious 訊號。LO 訊號必須不能受到外在環境 (例如溫度、溼度、小幅度的電源變動等等)影響而改變,如果是操作 在可攜式設備中尚需具備低操作電壓等特性。

中頻濾波器( IF filter)的選擇則決定了接收機的中頻頻率與通 道間的頻率間隔,及容許的頻率誤差量;中頻濾波器對接下來的每一 級電路提供了免於受到鄰近波道所產生 close-in IM signals 干擾的 保 護 , 也 確 保 了 鄰 近 波 道 的 選 擇 性 (adjacent channel selectivity),並且對 LO 與 RF 的二次諧波進行衰減。

中頻濾波器的等效雜訊寬度(equivalent noise bandwidth)決定 了 多 少 雜 訊 可 以 真 正 到 達 偵 測 器 (detector) , 或 解 調 器 (demodulator) , 同 時 也 決 定 接 收 機 的 接 收 頻 寬 (modulation bandwidth)。在數位通訊系統中,中頻濾波器的 relative group delay difference 必須降到最低。位於 mixer 輸出級的第一個 IF crystal

(30)

filter 必須具有較好的 IM(Intermodulation )特性。如果選用的是 主動式 mixer,則需要使用阻抗轉換器(impedance inverter network) 來隔離主動式 mixer 的輸出與中頻濾波器,因為主動式 mixer 的輸出 阻抗有可能是非特性阻抗(50Ω, for example)電容性或是電感性,

這樣的特性如果直接與中頻濾波器串接將會使得中頻濾波器在 pass band 與 stop band 的特性改變而喪失中頻濾波器應有的功能。

中頻放大器(IF amplifier)通常是一個高增益(high-gain)的放 大器,如果中頻放大器是直接接在 mixer 的輸出端,則它的 intercept point 必須要非常高,但是如果是接在 IF filter 的輸出端,則可以 選 用 intercept point 較 低 的 放 大 器 , 因 為 IF filter 對 於 high-level, off-channel 的訊號提供了一些保護與隔離的功能。

再來是 MCU 的選擇,選用的是 Siliconlab 的 C8051F320,選擇 考量條件除了基本的應用功能之外,還需注意系統是否需要用到 ADC、DAC 等等功能,以供 RF 與 Base Band 做資料的處理;如果有這 方面的需要可以針對這方面的需求挑選適合的 IC 一舉兩得,以達到 節省面積與成本的目標。

AGC(Auto Gain Control Amplifier)的選定,則考量到可以操作 的頻率,增益調整的範圍與及控制的方法。

Synthesrizer 的 選 擇 則 是 考 量 搭 配 的 IC 如 VCO 與 MCU ;

(31)

Synthesrizer Charge Pump 輸出是否推的動 VCO?MCU 的 I/O 是否可 以控制 Synthesrizer? MCU 是否可以支援 Synthesrizer 的程式寫入 方式 SPI、Serial、Parallel 等方式?Oscillator 頻率與功率輸出可 否與 Synthesrizer 互相搭配?等等這些都是在選用時需要一起考慮 進來的。

2-1-6 ATE 收發機系統規劃

我們可以將系統規劃的步驟作一些歸納,當接收機的系統、操作 頻段等基本問題已經確定以後,接下來的步驟即是:

1. 決定出符合接收機規格(sensitivity、IM distortion 等 等)需求的元件 gains 與元件 losses。

2. 選定中頻頻率。

3. 選定本地震盪級頻率(外差式 RF > LO 或是內差式 LO > RF)。

4. 選用合適的混頻器。

5. 根據混頻器特性選用合適的 LO 訊號源。

6. 選用合適的 filter 型式與架構。

7. 根據已知的資料設計合用的 RF 與 IF 放大器。

在 系 統 規 劃 的 過 程 中 無 可 避 免 的 常 常 會 面 臨 一 些 “ 取 捨 (tradeoff)"的問題,不管是零件的選用或是架構的改變等等,所以 必須把這些步驟重複的確認。[1]

在這邊需要注意一個重點,就是當我們實際執行系統規劃時,這

(32)

些步驟的順序常常不是絕對的,尤其是以市售零件為準來執行的系統 規劃,常常受限於提供廠商的貨源與交期等等因素。所以掌握這些原 則並且保持執行時的彈性是非常重要的。

一般系統規劃常使用電腦輔助軟體來進行,在軟體的輔助之下可 以迅速計算出不同架構下的系統 gain、losses 和 intercept point 是否符合需求,sensitivity 與 IM rejection 是否可行。

系統規劃時常有一個如何降低成本的盲點;RF amplifier 增益 常希望超過 20dB,但是實際上如此高的增益並不容易在單一級放大 器中完成,而且放大器的穩定度(stability)也不易達成,同時能配 合具有高 intercept point 的 mixer 也不多。其他的注意事項尚有:

一般濾波器的插入損失(insertion loss)約 3dB,mixer 該選用主動 或 是 被 動 的 考 量 , 使 用 主 動 式 mixer 通 常 可 以 少 用 一 級 的 RF amplifier。零件特性的檢驗是執行系統規劃的階段必須加以注意的。

系 統 規 劃 的 另 一 個 重 點 是 小 心 地 選 擇 中 頻 頻 率 (IF frequency),因為選定中頻頻率即同時決定了 image 頻率的位置與 1/2 IF spurious response frequencies。 如果同時有數個中頻頻 率能滿足需求,一般會選用最高的頻率。當然選用的中頻頻率也不可 以是數位迴路中時脈(clock)頻率的諧波。另外選擇中頻頻率的同時 也要確認 mixer 輸出的 spurious responses 不會落在 in-band 中。

(33)

第一本地震盪級 LO 頻率要選擇使用外差或是內差(即是不同的 injection side),通常有以下四點考量:

1. LO 頻率的選用必須使的 High-order spurious responses 與 self-quieting frequencies 不會落在 IF 頻率的範圍內。

2. 通常頻率較高的 oscillators,不管是 VCO 或是 crystal oscillators,其 SSB phase noise 也會較差。對於 VCO 來 說相同調整電壓的 tuning range,較高頻率的 VCO 具有較 大的可調頻率範圍,這種特性適用於寬頻操作的系統。同時 mixer 操作頻寬的特性也會影響到 LO 頻率的選用。

3. 選用低頻率的 LO 再以倍頻器將頻率倍頻到需要的頻段,有 時可以提供比直接使用高頻的 LO 更好的效能。

4. 若對方發射機採用外(內)差昇頻,則我方接收機必須使用 外(內)差式降頻,以確保高低頻道不會產生對調的錯亂狀 況。

再者混頻器 Mixer、LO 訊號、injection filter 的關係該如何 決定?由於接收機的性能幾乎是由混頻器 Mixer 的效能來決定。被動 式混頻器(Passive mixer)具有較好的 IM performance 但是需要功 率較大的 LO 訊號,而且沒有轉移增益(conversion gain)。主動式混

(34)

頻器(Active mixer) 不需要大功率的 LO 訊號,卻有著 noise figure 及 Intercept pointer 較 差 的 遺 憾 。 混 頻 器 的 second-order intercept point 將 會 決 定 要 濾 除 1/2IF spurious 所 需 的 RF filter 的架構。選用混頻器的形式(主動式或被動式混頻器),將會 決定 LO 訊號的功率。較大的 LO 訊號意謂著需要額外的驅動放大器 (driving amplifier)來加大 VCO 的輸出功率,換言之更多的 wideband noise 將隨之發生。因此為維持 LO 訊號的品質就需要使用 injection filter 來降低 noise,更精確說是不要使得 wideband noise(nfLO±fIF) 與 LO 混頻後的訊號落在 IF band 內,如此才能維持整個接收機系統 要求的靈敏度(sensitivity)。

混頻器的 noise balance 特性及 LO 的 harmonic 將可以決定 LO injection filter 的架構。。如果系統要求接收機必須操作在較寬 的範圍,則相對的 LO 訊號也必須要操作在較寬的頻率範圍,當然 LO injection filter 就必須要同時進行調整,要特別注意的是加寬 LO injection filter 的操作頻寬,有可能會降低 LO injection filter 在 stop band rejection 的效能。

LO 電路架構訊號源的選定主要必須根據接收機系統的要求。大 致上來說,如果接收機系統必須在操作範圍內隨意被控制,則使用頻 率合成器(Frequency synthesizer)是較佳的選擇。單一頻率的接收

(35)

機系統(Single-frequency receivers)則選用晶體振盪器(Crystal oscillator)較為適當。較便宜的選擇則有 LC 振盪器。

RF filter 規格的選定是由 IF 頻率與第一本地震盪級的頻率採 取 high-side injection(內差)或 low-side injection(外差)來決 定。如下圖. 4 所示,使用 high-side 或 low-side injection LO 頻 率,則 RF filter 在 rejection band 的頻率響應曲線必須隨著 image frequency 及 1/2IF 的位置進行調整。

IF

LO side LO

Image

Frequency LO RF Rejection

Band

Rejection Band Pass

Band

IF

High side LO

Image Frequency

RF LO

Rejection Band Rejection

Band

Pass Band

圖. 2-3 high-side 與 low-side injection LO 頻率產生的 image frequency 與 RF filter 在 rejection band 的頻率響應曲線

調整。

調整 rejection band 的頻率響應曲線意謂著 RF filter 的結構 可能必須是非對稱或是需要較多級數來使得 image frequency 側 rejection band 的曲線更加 shape. 對於 filter 效能的要求通常要 取捨於 filter 的 selectivity 與 insertion loss,因為較佳的

(36)

selectivity 就 需 要 較 多 級 的 元 件 來 完 成 , 但 是 越 多 級 的 元 件 insertion loss 也較大。因為天線進來的訊號非常微弱因此 RF amplifier 之前的 filter 需要較低的 insertion loss,卻因此必須 犧牲 selectivity。在訊號經過 RF amplifier 放大以後,filter inseration loss 較不重要,這時需要較佳的 selectivity 來濾除不 必要的雜訊。

系統設計最後的步驟才是訂定 RF amplifier 的規格,把這一個 步驟留到最後才做是因為一但決定了將被使用於系統中的 filter 架 構、尺寸,則該 filter 的 Q 和 insertion loss 就同時被決定,不 太可能再藉由一些小調整來得到多少改善。同樣的,Mixer 的特性也 是不容易被改變的。相形之下,藉由選用適合的元件及調整電路的設 計,使 amplifier 的增益或是 intercept point 合用於系統中,將 是比較容易達成的,所以我們常將訂定 RF amplifier 的規格留到最 後才做。

中頻電路的設計常常需要與 Base band 的解調 IC 一起考慮。生 產解調 IC 的廠商常會提供適用於該 IC 的 gain、noise figure、

intercept point、amplitude-limiting、input impedance、current drain 等參數。

通訊系統為達成一定的性能要求(例如 12dB SINAD、20dB T/N、

(37)

BER 等等),常訂定的參數即是真正到達偵測器(detector)或解調器 (demodulator) 訊號的訊號雜訊比(S/N ratio)。在不同的通訊系統 中這一項參數有不同的名稱,例如 co-channel rejection、 capture ratio 與 rise number 等。對於任何接收機的設計而言,這一項參數 永遠是愈低愈好。

如果設計的接收機是操作於攜帶式的環境中,則需要再加以考量 接收機的消耗功率。為延長電池的使用週期,常將接收機設計成規律 的 turn-on 和 turn-off , 但 是 當 接 收 機 在 循 環 的 turn-on 和 turn-off 時,內部的電容因充放電造成的延遲會使接收機必須要等 一段時間才能正常工作。這一段延遲的時間就必須在系統的規劃中加 以考慮。

2-2 ATE 系統模擬- Budget Analysis

系統模擬的目的是要預估決定選用的零件能否達成系統預定的 規格。本收發機設計時使用的模擬軟體為安捷倫公司的高頻模擬軟體 ADS2005A。

系統模擬大致上可以分為兩個步驟,第一步是採用各零件的規格 書提供的資料進行模擬,目的是粗略估計元件是否符合需求。第二步 則是將選用的零件例如 8051、Filter、RF 放大器等製作成單獨的電

(38)

將蒐集的資料輸入軟體中進行模擬。使用量測出來的 S 參數進行模 擬,將會得到比較精確的結果。

2-3 IP3、P1dB、NF 等原理之介紹

在系統模擬前首先要知道系統模擬的目的,判斷系統好壞所需要 模擬的參數,每個參數所代表的意義等等,以下就舉常用的參數來做 說明[3]。

2-3-1 P1dB 之介紹

放大器的最大功率增益、最佳雜訊指數及寬波帶放大器等。由於 功率放大器通常均工作於非線性區域(nonlinear region),小信號 S-參數對設計功率放大器已不適用。

用以分析電晶體做功率放大應用的大信號 S-參數,很有需要。

量測大信號 S-參數很困難,且無法適宜予以定義。因此,應用變通 方法測定大信號參數。其方法是以信號源及負載反射係數作為輸出功 率及增益的函數,尤其是當測量信號源及負載反射係數時,同時測量 其輸出功率,當電晶體工作於 1dB 增益壓縮點(gain compression point)時。列出 1dB 壓縮點的資料,用以定出該電晶體對功率承受的 能力。

該 1dB 壓縮點(以符號 G1dB 表示)可定義為:在小信號線性功率區域 內,電晶體因非線性而使輸出功率增益減小 1dB 之增益值。以 2-1 式

(39)

表示之:

1 ) ( )

(

0

1

dB = G dB

G

dB ………(2-1)

式中

G

0

( dB )

為小信號線性功率增益(Linear power gain),單位為分 貝(dB)。

功率壓縮點 P1dB 定義為:

) ( ) ( )

(

1

1

dBm G dB P dBm

P

dB

=

dB

+

IN ……… (2-2) 1dB 功率壓縮點 P1dB 的意義為:該點的輸出功率 dBm 值減去輸 入功率 dBm 值等於小信號功率增益減去 1dB,如 2-2 式所示 。 輸出功率 Pout 對輸入功率 Pin 的典型曲線及 1dB 增益壓縮點如圖 5 所示。線性輸出功率的特性中,在最小可檢測信號點的輸出功率與 1dB 增益壓縮點之輸出功率之間的功率差,形成一動態範圍(dynamic range(DR))如圖. 2-5 所示。

圖 2-4 1dB 增益壓縮點。

) (dBm P

OUT

P

1dB

mds

PO,

動態範圍(DR)

1dB

) (dBm P

IN

dB

PIN,1 mds

P

i,

(40)

2-3-2 IP3 之介紹

在功率放大器中,信號失真係因互調產物(Intermodulation Products)所引起。當兩頻率信號同時輸入至一非線性放大器,在其 輸出信號中,包含有多種頻率相差成分,此即稱為互調產物。例如,

兩振幅相同而頻率不同的正弦波信號,如下所示:

t f A

t f A

t

v ( ) = cos 2 π

1

+ cos 2 π

2 ……… (2-3) 被加入一非線性放大器,其輸出電壓,可用下式表示之:

) ( )

( )

( )

( t

1

v t

2

v

2

t

3

v

3

t

v

o

= α + α + α

……… (2-4) 在輸出信號中將含各種頻率成分如直流,

f1, f2, 2f1, 3f1, 3f2, f1

±

f2, 2f1

±

f2, 2f2

±

f1 等,其中頻率 2f1 及 2f2 為二次諧波(second harmonics),3f1 及 3f2 為三次諧波 (third harmonics) ,

f

1

± f

2 為 二 次 互 調 產 物 (second-order intermodulation products) ,

2 f

1

± 及 f

2

2 f

2

± f

1 為 三 次 互 調 產 物 (third – order intermodulation products) 。式(2-3)及(2-4) 之輸入與輸出功率頻譜,如圖. 2-6 所示。

由圖 6 可知,三次互調產物的輸出功率

2 f

1

− 及 f

2

2 f

2

f

1,與基本頻率

2

1

f

f 與

極接近,且均在放大器頻寬之內,產生相鄰頻道的干擾。三次 互調產物的輸出功率(P2f1-f2)與輸入的基本頻率

f

1的功率(Pf1)的 關係,如圖 7 所示,其中三次截斷點(the third-order intercept

(41)

point)PIP3 的定義為:假定雙埠電路不會產生飽和現象時,頻率為

2

2 f

1

f

的輸出功率

P

2f1f2與頻率為

f

1的輸出功率

P

f1相等時的輸出功 率。觀察該圖可看出,功率為

P

f1斜率為 1,功率為

P

2f1f2的斜率為 3。

由公式(2-4)中知,三次互調產物的功率正比於輸入信號振幅的三次 方,且三次截斷點的功率增益,高於 1Db 功率壓縮點 P1dB 約 10dB。

`

P

IP3

( dBm ) = P

1dB

( dBm ) + 10 dB

……… (2-5)

圖. 2-5 Intermodulation product。

圖. 2-6 放大器輸入輸出之關係。

1 3 1

1 1 Pf P

OUT

P

IP

mds

P

o,

mds

P

i,

P

IN

2 1 2f f

P

(42)

2-3-3 Noise Figure 雜訊指數

在一個微波放大器中,即使無輸入信號時,仍可在輸出端測出一 小量輸出電壓。該微量輸出功率稱之為放大器雜訊功率。總雜訊輸出 功率係由被放大之雜訊輸入功率及放大器本身所產生之雜訊輸出功 率所組成。雜訊功率係由一產生熱激雜訊(thermal noise)之雜訊電 阻器所產生,熱激雜訊乃因電子受熱激,而產生散亂之電子運動。雜 訊電壓的均方根值為

V

N,係由雜訊電阻

R

N,在頻率範圍

f

H

f

L內所 產生者,可由下式表示之:

N

N

KTBR

V = 4

……… (2-6) 式 中 k 為 波 茲 曼 常 數 (Boltzmann's constant) ,

K

o

J

k = 1 . 374 × 10

23

/

,T 為雜訊電阻的溫度,B 為雜訊波寬,

B = f

H

f

L。 由式(2-6)可知,熱激雜訊功率係依雜訊頻寬而定,像這樣分佈的雜 訊稱之為白色雜訊(white noise)。

來自

R

N最大的可用雜訊功率為 PN:

R kTB P V

N N

N

= =

4

2

……… (2-7) 微波放大器的雜訊指數可定義為:在放大器輸出端之總雜訊功率與輸 入端因

R

N產生的雜訊放大 GA 倍的輸出雜訊功率之比,如 2-8 式所示

A N

N

G P F P

i

=

O

……… (2-8)

(43)

式中

P

No為放大器輸出端之總雜訊功率,

P

Ni

= kTB

,為在一定的波寬 B,因

R

N所產生之輸入雜訊功率,

G

A為功率增益。

G

A可用下式敘述之:

Si G

A

= S

o

……… (2-9) 式中 So 為輸出端的可用信號功率(available signal power),Si 為 輸入端的可用信號功率。則式(2-8)可寫成:

o i

N o

N i

P S

P F S

/

= /

……… (2-10) 換言之,雜訊指數 F 亦可定義為:輸入端信號功率對雜訊功率之比與 輸出端信號功率對雜訊功率比的比值。

2-3-4 多級放大器串接所產生之 P1dB、IP3、NF、Gain 之公式表示 P1dB:

1 , 1 2 1 1

, 1 ,

1 1

1 1

1 1

dB n

n n

dB n n dB

dBTotal

P G P G G G P

P K K

+ + +

=

……… (2-11) IP3:

1 , 3 2 1 1

, 3 1

1 , 3 ,

3

3

...

... 1 ...

... 1 1

1 1

IP n

n k

IP k n n n

IP n n IP

TIP

P G P G G G P G G G P

P = +

+ +

+ +

…(2-12) NF:

) 1 ( 3 2 1 1

2

...

... 1 1 1

+ −

− + +

=

n A A A A

n A

tot

G G G G

F G

F F F

……… (2-13)

(44)

2-4 ADS Budget Analysis

在這裡就利用 ADS2005A 做幾個重要的系統模擬分析;系統 P1dB 模擬、系統 Sensitivity 模擬、系統 Noise Figure 模擬;另外考慮 到在系統組裝後多對多單獨對傳,彼此近距離的情況下,FSK 訊號接 收彼此可能會互相干擾,故在設計上面預留兩種 Case:一.有中頻放 大器;因為未來 DUT 晶片 RF 輻射靠晶片內部的電感,輻射量非常微 弱故需要較好的 Sensitivity 來做接收。二.拿掉中頻放大器;DUT 電 路 板 FSK 訊 號 靠 IC 的 輻 射 , 輻 射 量 -50dBm 左 右 , 減 低 系 統 Sensitivity,可以有效減少接收到不要的訊號(比較遠的 FS K 訊號) 發生的機會,降低干擾的發生機會。故分別針對兩種情況都做模擬比 較。

(45)

2-4-1 ATE 接收機最大可接收功率(P1dB)模擬

Amplifier2 DA4

GainCompPower=12.7 GainCompFreq=2.4 GHz NF=2.3 dB

S21=dbpolar(17,180)

Amplifier2 AGC

GainCompPower=-15.5 GainCompFreq=374 MHz S21=dbpolar(-16,0) P_1Tone

PORT1

Noise=yes Freq=2.4 GHz P=dbmtow(-15) Z=50 Ohm Num=1

Amplifier2 DA3

GainCompPower=16.3 GainCompFreq=374 MHz NF=1.7 dB

S21=dbpolar(26.3,180)

Term Term2 Z=50 Ohm Num=2 Amplifier2

LNA1

GainCompPower=6.5 TOI=29

NF=1.3 dB S21=dbpolar(7,0)

Budget Budget

Measurement[5]="OutPwr_dBm"

Measurement[4]="OutTOI_dBm"

Measurement[3]="OutP1dB_dBm"

Measurement[2]="NF_RefIn_NoImage_dB"

Measurement[1]="NF_RefIn_dB"

BUDGET S2P

SNP2

File="C:\users\default\HOYB_060529_prj\S2P\09.15 INPUT POWER -20\IF FILTER.S1"

2 1

R e f

MixerWithLO MIX1

LO_Freq=2.026 GHz ConvGain=dbpolar(-15,0) DesiredIF=RF minus LO ZRef=50 Ohm

S2P SNP1

File="C:\users\default\HOYB_060529_prj\S2P\RF_Filter.S1"

2 1

R e f

圖. 2-7 ATE 接收機最大可接收功率(P1dB)模擬。

m1 Cmp_Index=

OutPwr_dBm=-14.143 6

1 2 3 4 5

0 6

-10 0 10 20

-20 30

Cmp_Index

OutP1dB_dBm OutPwr_dBm m1

Out T OI_dBm

m1 Cmp_Index=

OutPwr_dBm=-14.143 6

LNA

RF Filter RF DA

MIX

IF Filter IF DA

AGC

(46)

模擬結果顯示當 RF 訊號大小為-15dBm 從天線輸入端接收進來到 RF 輸出端剛好可以使得 RF 端的功率電晶體輸出功率發揮到最大(不 超過電晶體 P1dB 的前提下),且不超過 FM 解調 IC 的可工作範圍 -40dBm~0dBm。考慮到真實的電路操作中,模擬中有個問題並未真正 對應到,是當電路實際完成以後各級電路之間 mismatch 造成 gain 的 改變。

當然這樣做並不是完全沒有風險,因為我們可能會因為各級電路 之間不匹配造成 VSWR 太高,進而使得傳送的訊號失真。這樣的風險 在串級模擬中很難看出來,改進的辦法是在單級電路設計與驗證時將 各級的 input 與 output 匹配到 50Ω。

(47)

2-4-2 ATE 接收機最大可接收功率雜訊指數模擬

m2 Cmp_Index=

NF_RefIn_NoImage_dB=4.700 6 m3 Cmp_Index=

NF_RefIn_dB=6.512 6

1 2 3 4 5

0 6

2 3 4 5 6

1 7

Cmp_Index

NF_RefIn_NoImage_dB

m2

NF_RefIn_dB

m3

m2 Cmp_Index=

NF_RefIn_NoImage_dB=4.700 6 m3 Cmp_Index=

NF_RefIn_dB=6.512 6

LNA

RF Filter RF DA

MIX

IF Filter IF DA

AGC

圖. 2-9 ATE 接收機最大可接收功率雜訊指數模擬結果。

從模擬結果可以看出系統的 Noise Figure 在經過 Mix 過後會因 為 Image 訊號的加入而有明顯的上升,一般接收機可以接受的 Noise Figure 範圍需小於 7(業界標準)。

(48)

2-4-3 ATE 接收機最大可接收功率模擬 2(去掉中頻放大器)

Amplifier2 AGC

GainCompPower=-15.5 GainCompFreq=374 MHz S21=dbpolar(-16,0) P_1Tone

PORT1

Noise=yes Freq=2.4 GHz P=dbmtow(-15) Z=50 Ohm Num=1

Amplifier2 DA4

GainCompPower=12.7 GainCompFreq=2.4 GHz NF=2.3 dB

S21=dbpolar(17,180)

Term Term2 Z=50 Ohm Num=2 Amplifier2

LNA1

GainCompPower=6.5 TOI=29

NF=1.3 dB S21=dbpolar(7,0)

Budget Budget

Measurement[5]="OutPwr_dBm"

Measurement[4]="OutTOI_dBm"

Measurement[3]="OutP1dB_dBm"

Measurement[2]="NF_RefIn_NoImage_dB"

Measurement[1]="NF_RefIn_dB"

BUDGET S2P

SNP2

File="C:\users\default\HOYB_060529_prj\S2P\09.15 INPUT POWER -20\IF FILTER.S1"

2 1

Ref

MixerWithLO MIX1

LO_Freq=2.026 GHz ConvGain=dbpolar(-15,0) DesiredIF=RF minus LO ZRef=50 Ohm

S2P SNP1

File="C:\us ers\default\HOYB_060529_prj\S2P\RF_Filter.S1"

2 1

Ref

圖. 2-10 ATE 接收機 P1dB 模擬(去掉中頻放大器)。

m1 Cmp_Index=

OutPwr_dBm=-31.776 5

1 2 3 4

0 5

-20 0 20

-40 40

Cmp_Index

Ou tP1 dB_dBm OutPwr_dBm

OutTOI_dBm m1

m1 Cmp_Index=

OutPwr_dBm=-31.776 5

LNA

RF Filter

RF DA

MIX

IF Filter AGC

(49)

模擬結果顯示去掉一級中頻放大器後整體接收機的最大輸入功 率一樣為-15dBm,最大輸入功率受限於系統電晶體的 P1dB。

2-4-4 ATE 接收機最大可接收功率 2 雜訊指數模擬

1 2 3 4

0 5

2 4 6 8 10

0 12

Cmp_Index

NF_RefIn_NoImage_dB

m2

NF_RefIn_dB

m3

m2 Cmp_Index=

NF_RefIn_NoImage_dB=8.148 5 m3 Cmp_Index=

NF_RefIn_dB=10.657 5

LNA

RF Filter

RF DA

MIX

IF Filter AGC

圖. 2-12 ATE 接收機最大可接收功率 2 雜訊指數模擬。

結果顯示當去掉 Filter 之後的中頻放大器,系統 Noise Figure 在 Filter 之後會明顯上升。

(50)

2-4-5 ATE 接收機靈敏度(Sensitivity,最小可接收功率)模擬

P_1Tone PORT1

Noise=yes Freq=2.4 GHz P=dbmtow(-95) Z=50 Ohm Num=1

Amplifier2 AGC

GainCompPower=-30.5 GainCompFreq=374 MHz S21=dbpolar(30,0) Amplifier2

DA3

GainCompPower=16.3 GainCompFreq=374 MHz NF=1.7 dB

S21=dbpolar(26.3,180)

Amplifier2 DA4

GainCompPower=12.7 GainCompFreq=2.4 GHz NF=2.3 dB

S21=dbpolar(17,180)

Term Term2 Z=50 Ohm Num=2 Amplifier2

LNA1

GainCompPower=6.5 TOI=29

NF=1.3 dB S21=dbpolar(7,0)

Budget Budget

Measurement[5]="OutPwr_dBm"

Measurement[4]="OutTOI_dBm"

Measurement[3]="OutP1dB_dBm"

Measurement[2]="NF_RefIn_NoImage_dB"

Measurement[1]="NF_RefIn_dB"

BUDGET S2P

SNP2

File="C:\users\default\HOYB_060529_prj\S2P\09.15 INPUT POWER -20\IF FILTER.S1"

2 1

R e f

MixerWithLO MIX1

LO_Freq=2.026 GHz ConvGain=dbpolar(-15,0) DesiredIF=RF minus LO ZRef=50 Ohm

S2P SNP1

File="C:\users\default\HOYB_060529_prj\S2P\RF_Filter.S1"

2 1

R e f

圖. 2-13 ATE 接收機靈敏度(Sensitivity,最小可接收功率)模擬。

1 2 3 4 5

0 6

-80 -60 -40 -20 0 20

-100 40

Cmp_Index

OutP1dB_dBmOutPwr_dBm

m1

OutTOI_dBm

m1 Cmp_Index=

OutPwr_dBm=-38.779 6

LNA

RF Filter RF DA

MIX

IF Filter

IF DA

AGC

(51)

ATE 接收機靈敏度模擬,模擬系統最小可以接收到的訊號大小,

結果顯示當接收到-95dBm 的訊號,經放大調整增益過後輸入到 FM Demodulator 的功率大小為-38.7dBm,接近 FM Demodulator 的最小 可輸入功率-40dBm,故系統最低可以解到的信號大小為-95dBm。

2-4-6 ATE 接收機最小可接收功率雜訊指數模擬

1 2 3 4 5

0 6

2 3 4 5 6

1 7

Cmp_Index

NF_RefIn_NoImage_dB

m2

NF_RefIn_dB

m3

m2 Cmp_Index=

NF_RefIn_NoImage_dB=4.700 6 m3 Cmp_Index=

NF_RefIn_dB=6.512 6

LNA

RF Filter RF DA

MIX

IF Filter IF DA

AGC

圖. 2-15 ATE 接收機最小可接收功率雜訊指數模擬結果。

結果與 ATE 接收機最大可接收功率雜訊指數模擬結果比較顯示 Noise Figure 並不會因為 Input Power 與 AGC 的增益值改變而有所 改變。

(52)

2-4-7 ATE 接收機靈敏度模擬 2(去掉中頻放大器)

P_1Tone PORT1

Noise=yes Freq=2.4 GHz P=dbmtow(-70) Z=50 Ohm Num=1

Amplifier2 AGC

GainCompPower=-30.5 GainCompFreq=374 MHz S21=dbpolar(30,0) Amplifier2

DA4

GainCompPower=12.7 GainCompFreq=2.4 GHz NF=2.3 dB

S21=dbpolar(17,180)

Term Term2 Z=50 Ohm Num=2 Amplifier2

LNA1

GainCompPower=6.5 TOI=29

NF=1.3 dB S21=dbpolar(7,0)

Budget Budget

Measurement[5]="OutPwr_dBm"

Measurement[4]="OutTOI_dBm"

Measurement[3]="OutP1dB_dBm"

Measurement[2]="NF_RefIn_NoImage_dB"

Measurement[1]="NF_RefIn_dB"

BUDGET S2P

SNP2

File="C:\users\default\HOYB_060529_prj\S2P\09.15 INPUT POWER -20\IF FILTER.S1"

2 1

Ref

MixerWithLO MIX1

LO_Freq=2.026 GHz ConvGain=dbpolar(-15,0) DesiredIF=RF minus LO ZRef=50 Ohm

S2P SNP1

File="C:\us ers\default\HOYB_060529_prj\S2P\RF_Filter.S1"

2 1

Ref

圖. 2-16 ATE 接收機靈敏度模擬 2(去掉中頻放大器)。

1 2 3 4

0 5

-60 -40 -20 0 20

-80 40

Cmp_Index

OutP1dB_dBmOutPwr_dBm

m1

OutTOI_dBm

m1 Cmp_Index=

OutPwr_dBm=-40.073 5

圖. 2-17 ATE 接收機靈敏度模擬 2 結果(去掉中頻放大器)。

(53)

由模擬結果可以看出,當去除中頻放大器後,ATE 接收機可以接 收最低信號功率大小為-70dBm,此時到達 FM 解調 IC 的功率還在可解 範圍-40dBm~0dBm。

2-4-8 ATE 接收機靈敏度模擬 2 雜訊指數模擬(去掉中頻放大器)

m3 Cmp_Index=

NF_RefIn_dB=10.657 5

1 2 3 4

0 5

2 4 6 8 10

0 12

Cmp_Index

NF_RefIn_NoImage_dB

m2

NF_RefIn_dB

m3

m2 Cmp_Index=

NF_RefIn_NoImage_dB=8.148 5 m3 Cmp_Index=

NF_RefIn_dB=10.657 5

LNA

RF Filter

RF DA

MIX

IF Filter AGC

圖. 2-18 ATE 接收機靈敏度模擬 2 雜訊指數模擬結果。

總結 ATE 系統模擬結果,Case1 與 Case2 ATE 接收機最大可以接 收功率-15dBm 受限於電晶體 P1dB;Case1 最小可以接收功率-95dBm,

Case2 最小可以接收功率-70dBm;Case1 Noise Figure With Image 6.5dB,Case2 Noise Figure With Image 10.65dB。

(54)

第三章 ATE 收發機區塊電路驗證系統整合

在尚未做系統整合前,務必對未使用過的元件做測試,驗證元件 電氣特性、操作方式等,是否合乎系統需求,合乎規格書上面的資料,

是否要量測 S 參數做匹配電路等等;在區塊電路驗證完後再做系統整 合;區塊電路驗證的目的,主要為減少系統整合有可能發生的問題。

3-1 TRL

因為在一般微波使用的零件尺寸均是非常小,要如何精密的量 測出該待測物的特性而又不會把網路分析儀的特性一同計算進去即 是一個重要的技術。一般使用 TRL 量測法,藉由網路分析儀的計算功 能,來進行 De-embedded 的計算,而將網路分析儀量測的參考平面 移到待測物的端點上,而測的待測物真正的各項參數

3-1-1 TRL 治具的製作

TRL 治具一套共有三個電路板分別代表 Thru(穿越), Reflect(反 射), Line(線), 三塊電路板的 Layout 如下圖. 3-1 所示

圖. 3-1 TRL 治具。

THRU REFLECT/OPEN LINE

L

0

L

0

L

0

L

0

L

0

L

0

1/4λ 1/4λ

D

W

(55)

W: 線寬 Z0 為 50Ω 之傳輸線 L0: 取合適需求的任意長度即可

1/4λ: 取適用頻段的中心頻率的 1/4λ

eff

l c

ε ω π

2 ⋅

0

= Δ

c 為自由空間光速,

ω

0

= 2 π f

0 適 用 頻 段 0

9

0

~ 16 9

2 f f

, 本 論 文 選 用 f0=1.7GHz , 適 用 頻 段 377MHz~3.02GHz,在選擇 f0時盡量選用範圍可以同時供給 RF 頻率與 IF 頻率使用較佳。

D:一般取 3 倍介質厚度,但是因為板子非常薄,,3 倍介質厚度實作 上有時還是太小,實作上取 300mil ~ 250mil。

3-1-2 TRL 治具製作注意事項:

整個 TRL 治具的製作流程可分為 PCB Layout, 雕刻機雕刻與網路 分析儀量測三大的步驟, 其中 PCB Layout 有一些小技巧可以用來提 高 TRL 治具的準確度。

a. 縮小切割層的線寬

因為 CCAM 在計算 Cutting 路徑時是 PCB 軟體切割層的線寬外緣為 基準線為準,因此縮小切割層的線寬可以避免多出來的間隙產生。

b. 傳輸線長度凸出切割層

如附圖. 3-2 到圖. 3-4 所示傳輸線長度切齊切割層時, 實際雕刻

(56)

圖. 3-2 PCB layout 使傳輸線長度切齊切割層。

圖. 3-3 CCAM 轉成走刀路徑時多出路徑。

CCAM 轉成走刀路徑時多出一些路徑, 箭頭所指處即是造成傳輸 線長度會略小的原因

切割層

(57)

圖. 3-4 實際成品雕刻, 傳輸線長度會略小於要求的值。

修正方法式 Layout 時將傳輸線長度凸出切割層, 如附圖. 3-5 到圖. 3-7 所示傳輸線長度凸出切割層時, 實際雕刻完成的傳輸線長 度會等於要求的值。

圖. 3-5 傳輸線長度凸出切割層。

切割層

(58)

圖. 3-6 CCAM 轉成走刀路徑時多出一些路徑恰好位於切割位於 切割路徑上。

圖. 3-7 實際成品雕刻, 傳輸線長度會等於要求的值。

3-1-3 TRL 治具驗證

所製作的 TRL 治具是否合乎需要,是否精準,校正過程是否準 確,可以利用第 3 塊板子 Line(線)板來做確認;將板子接上 TRL 夾 具後,測試頻率=f0,量側 S21 是否等於 90 度(1/4λ),經驗誤差值須

(59)

小於 1 度,為可以接受的範圍。

圖. 3-8 TRL 治具驗證量測結果。

量測結果為 –90.153 度@frequency(f0)=2.4GHz , 符合要求。

3-2 ATE 區塊電路驗證 3-2-1 Switch

在 ATE 與 DUT 端所用的 Switch 同樣為單刀雙擲(SPDT),pHEMT 製程的 IC PT01079;在選擇上需要注意 High 與 Low 邏輯準位電壓值,

是否為系統可以提供,是 Logic High 導通或是 Logic Low 導通。

(60)

在使用上需要特別注意兩點:

一. 此 IC 為 pHEMT,且 Logic Low=0V,在開關切換時需要 注意避免產生負電壓擊穿 Gate 端。

圖. 3-9 電壓轉態點產生負電壓。

負電壓的發生主要是因為電路中寄生的電感效應,要避免負電壓 的產生首先是減少電路中的寄生電感效應,在 Layout 上面盡可能縮 短控制訊號到 Switch 端的走線長度;並且在控制訊號線上面靠近 Switch 的地方加上 Schottky Diode 下地提供保護;需要特別注意的 是 Schottky Diode 的寄生電容值,對控制訊號的阻抗大小,避免阻 抗太小將所要的訊號 Bypass 掉。

二. 實際使用上面的經驗經驗,焊接溫度最高不可以超過 250C 為安全範圍。

另外在測試上面,用三用電錶直接 Probe 兩端控制訊號,如果短 路及代表 IC 已經壞掉。

(61)

3-2-2 LNA(Low Noise Amplifier)

LNA 選擇上面首要考慮就是較低的 noise figure,再來是考慮需 不需要做 match,如果需要就要先做 TRL 量測出該 IC 的 S 參數來做 匹配;通常大多數需要匹配的放大器 IC 都會提供 S2P 檔案讓使用者 下載,實做電路前可以先拿來做參考,不過模擬上面需要考慮到版層 的厚度等使用環境的不同造成之差異;建議還是以自己量得的 S 參數 來做匹配會比較準確。

3-2-3 DA(Deriving Amplifier)

DA 的選用上面,主要是用市售的 MMIC,Input 與 Output 皆已做 到 50 歐姆,只需外加 DC Block;在使用 VNA(Vector Network Analyzer) 量測放大器 S 參數前請先確定該放大器不會震盪,使用 VNA 量測前,

待測放大器請先供電接上 Spectrum Analyzer 觀察是否有震盪的現 象發生,如果有請先加上 DC Block、RF Chock 等方法,想辦法消除 震盪的情形才可以接上 VNA 量測,以免將儀器損壞。

3-2-4 VGA(Variable Gain Amplifier)

在 RF 接收機通常為了增加系統接收靈敏度範圍會在接收路徑上 加上增益可調放大器;增益可調放大器又有分為類比式與數位式,數 位式增益可調放大器通常會搭配 MCU(8051)來做控制;在本系統 ATE

(62)

接收端,RF 訊號進入 FM 解調 IC 前加了一顆數位式控制 VGA,可調增 益範圍-16dB~30dB,控制方法由 8051 輸出並聯 4bit 數位 High Low 訊號控制或是輸出串列式數位 High Low 訊號控制(SPI);增益大小調 整主要依據 FM 解調 IC 的 AGC 電路類比訊號輸出來做判斷;FM 解調 IC 的可解功率範圍-40dBm~0dBm,根據 Data Sheet 的建議,輸入功 率最好在-35dBm;利用 MCU(8051)與 VGA 配合使 FM 解調 IC 的輸入功 率可以在-35dBm 左右,使系統獲得最大的靈敏度。

MCU(8051) 4bit 並列數位控制 Code 對應 VGA 放大功率表(RF 頻率

=374MHz;數位 VGA 輸入功率-40dBm;VGA 電源=3VDC)

VGA 放大功率控 制 Code(十進制)

VGA 放大功 率控制 Code(二進

制)

量測到輸出 Power(dBm)

對應 Data Sheet (RL=200 歐姆)應有的

放大功率

VGA 實際 量測到的 放大功率

0 _0000 -56 -10 -16

1 1000 -53 -7 -13

2 _0100 -50 -4 -10

3 1100 -47 -1 -7

4 _0010 -43.8 2 -3.8

(63)

5 1010 -40.7 5 -0.7

6 _0110 -37.5 8 2.5

7 1110 -34.5 11 5.5

8 _0001 -31.3 14 8.7

9 1001 -28.3 17 11.7

10 _0101 -25.2 20 14.8

11 1101 -22.2 23 17.8

12 _0011 -19.1 26 20.9

13 1011 -16 29 24

14 _0111 -12.9 32 27.1

15 1111 -9.9 35 30.1

表. 3-1 MCU(8051) 4bit 並列數位控制 Code 對應 VGA 放大功率 表。

(64)

圖. 3-10 VGA 4bit 並列控制訊號對應放大功率。

-20 -10 0 10 20 30 40

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

實際量測到的放大功率

4bit 並列數位控制

參考文獻

相關文件

港大學中文系哲學碩士、博士,現 任香港中文大學人間佛教研究中心

潘銘基, 1999 年畢業於香港中文大學中國語言 及文學系,繼而於原校進修,先後獲得哲學碩士

圖 4.7 是場景一的俯視圖,可以由圖中得知牆壁出現在自走車的左側,而 自走車根據所在位置定義直走是 Y 軸方向,而右轉是 X 軸方向。初始位置自走車

Keywords: RFID, Mobile Learning, Sequence knowledge, Bloom’s cognition taxonomy, Ubiquitous Context-Aware. Distance learning has impacted and transformed conventional

(1999), "Mining Association Rules with Multiple Minimum Supports," Proceedings of ACMSIGKDD International Conference on Knowledge Discovery and Data Mining, San Diego,

But the network security, the perceive risk of online insures behaviors, the cognitive of e-life insurance products, allow them to maintain reservation about the online

“ Consumer choice behavior in online and traditional supermarkets: the effects of brand name, price, and other search attributes”, International Journal of Research in Marketing,

目前 RFID 技術已列為 21 世紀十大重要技術及各大企業熱門產業投資項 目。零售業龍頭美國沃爾瑪(Wal-Mart)百貨公司在部分的零售點,已應用無線