Cu/-Si/p ++ Si 元件之 Retention Time 量測

Retention Time 則是非揮發性記憶體的重要性質，它用以比較記憶體的資料 儲存在經過長時間下的維持能力，目前應用在市面上的非揮發性記憶體的要求是 近；而在高電阻態(OFF State)，不管是在室溫或是 85℃下都會出現電流的偏移，

不過因為是朝電阻值越來越大趨勢偏移，所以並不影響高電阻態資料讀取。

Cycle Number (#)

Read@1V

圖 2-14、Cu/-Si/p⁺⁺Si 元件之 Endurance 可以操作達到 10⁶次以上。

On-off ratio : 10⁴ ~ >10⁶

(a)

圖 2-15、Cu/-Si/p⁺⁺Si 元件之 Retention Time 在(a)室溫；及(b)85℃下可以達到 10⁴秒。

On-off ratio : >10⁶

On-off ratio : >10⁶

38

第三章 元件轉換機制

3.1 不同非晶矽薄膜厚度對 Forming 之影響

在前一章提出元件在初始狀態轉換前需要先經過 Forming Process，上電極經 由 Diffusion 在-Si 薄膜內部形成 Metallic Region 如圖 3-1(a)，並且認為 Metallic Region 並沒有貫穿整層-Si 薄膜，而是要靠另外形成 Filament 來造成元件高低 電阻態的轉換，為了瞭解不同-Si 薄膜厚度對形成 Metallic Region 的影響，所以 我們固定元件工作區域大小，5 m x 5 m，然後改變不同厚度的-Si 來觀察電 流電壓的變化，實驗使用三種-Si 厚度分別為 20 nm，30 nm 及 50 nm，元件經 由 Forming process 使電流到達限制電流 100A 的相對電壓分別為 4.85 V，7.55 V 及 10.5 V，電流電壓變化如圖 3-1(b)；隨著-Si 厚度增加，所需要的電壓也相對 增加，表示 Metallic Region 隨著厚度增加範圍也跟著變大。

(a)

3.2 不同非晶矽薄膜厚度對臨界電壓之影響

在 Metallic Region 形成之後，薄膜電阻轉換則是靠形成及破壞 Filament 來完 成，我們提出 Filament 不受厚度影響而只發生在某特定區域想法，所以一樣利用 20 nm，30 nm 及 50 nm 厚度的-Si 元件來比較在 Forming Process 之後的電阻轉 換現象，圖 3-2(a)為元件經過 Forming Process 之後，從高電阻態轉變為低電阻 態的電流電壓關係圖，三種厚度的元件都在大約 4.6 V 左右到達限制電流，我們 認為此時 Filament 的導通路徑形成，如圖 3-2(b)，然後我們將不同厚度的電阻轉 換臨界電壓作統計如圖 3-3(a)(b)(c)，當元件從高電阻態轉變為低電阻態之轉換 臨界電壓為 Von，而低電阻態回到高電阻態之轉換臨界電壓為 Voff，發現隨著轉 換層薄膜厚度增加，相較於 Forming 電壓從 4.85 V 增加到 10.5 V，臨界電壓只有 些微的增加，而我們認為這些改變並非是 Filament 受到-Si 厚度的影響，而是因 為比較厚的轉換層形成的總導通路徑(包括 Metallic Region 加上 Filament)較長，

由歐姆定律知道較長的總導通路徑會有較大的導通電阻，所以在固定相同限制電

(b)

圖 3-1、(a)不同厚度元件達到限制電流所施加的電壓大小不同，綠黑紅色依序為 20-nm、30-nm 及 50-nm -Si；(b) 不同厚度的元件形成 Metallic Region 區域的 大小不同。

40

(a)

Cumulative probability (%)

Threshold voltage (V)

Von

Cumulative probability (%)

Threshold voltage (V)

Von Standard: 0.64

Mean: 4.48 Standard: 0.83

42

3.3 高電阻態傳導機制

在前面第二章電流傳導機制中，電流密度會因為不同的電流傳導方式造成隨 電場或是隨溫度變化，為了瞭解 Cu/-Si/p⁺⁺Si 的元件在轉換過程中的電流傳導機 制，我們將量測系統的載台透過加熱器升溫控制溫度，圖 3-4、3-5 是在室溫下 及高溫(45℃、65℃、85℃、105℃)下量測到的電流隨電壓變化關係，圖 3-4(a) 為元件在 Forming 形成後於室溫下量測之初始電流電壓變化，以及圖 3-4(b)為元 件操作 50 次循環之後一樣在室溫的電流電壓變化，在高電阻態的部份，電流受 到溫度影響明顯，如圖 3-5(a)(b)，並且隨著溫度上升電流跟著增加。圖 3-6 是 元件在導通路徑尚未形成前，記憶狀態為 Off State 示意圖，圖 3-7(a)是高電阻態 電流電壓曲線圖；電壓從 0V~0.3V，電流密度和施加電壓關係呈現一次線性是 Ohmic Mechanism，如圖 3-7(b)；而圖 3-7(c)是高電阻態時電壓從 0.4V~3.15V，

(c)

Cumulative probability (%)

Threshold voltage (V)

Von Voff

圖 3-3、Cu/-Si/p⁺⁺Si 元件之臨界轉換電壓 Von及 Voff分部，不同轉換層厚度 (a)-Si 20-nm；(b)-Si 30-nm；(c)-Si 50-nm。

Mean: -3.01 Standard: 0.98

Mean: 4.88 Standard: 0.93

電流密度和電壓帄方線性關係是 SCLC Mechanism；元件同樣在高電阻態，電流 電壓關係如圖 3-8(a)，當電壓-6V~-3V，電流密度取自然對數和電壓開根號作圖 是線性關係為 Schottky Mechanism，如圖 3-8(b)；電壓-3V~-0.35V，電流密度和 電壓帄方線性關係，是 SCLC Mechanism，如圖 3-8(c)。

44 Temperature: RT, 318, 338, 358, 378K

High

(b) Temperature: RT, 318, 338, 358, 378K

|Current| (A)

-6 -4 -2 0 2 4 6 10^-13

10^-12 10^-11 10^-10 10^-9 10^-8 10^-7 10^-6 10^-5 10^-4 10^-3 10^-2 (a)

|Current| (A)

Voltage (V) ohmic

SCLC

圖 3-6、元件在導通路徑尚未形成前，記憶狀態為 Off State 示意圖。

46

0.00 0.05 0.10 0.15 0.20 0.25 0.30 0

-6 -4 -2 0 2 4 6

48

圖 3-8、(a)高電阻態在負偏壓區間之電流電壓曲線。(b) Schottky 電流傳導機制。

(c) SCLC 電流傳導機制。

圖 3-9、元件在導通路徑形成後，記憶狀態為 On State 示意圖。

-6 -4 -2 0 2 4 6

10^-13 10^-12 10^-11 10^-10 10^-9 10^-8 10^-7 10^-6 10^-5 10^-4 10^-3 10^-2

Tunneling

|Current| (A)

Voltage (V)

圖 3-10、低電阻態(LRS)電流電壓曲線。

50

3.5 非晶矽薄膜轉換層厚度估計

-Si 薄膜內 Metallic Region 在初次 Forming Process 後就確定，而元件在 On State 及 Off State 轉換是受到 Filament 形成和破壞影響，Metallic Region 和 Filament 如圖 3-12 所示，為了估計轉換層的厚度，我們參考也是利用-Si 當作轉換層材 料的文獻[50][59][62]，假設 Filament 是由一連串的銅粒子排列而成，如圖 3-13 所示，隨著電壓增加，Filament 會藉由新的銅粒子跳到新的缺陷而增加，造成組 成 Filament 的最後部份銅粒子與底電極的距離會改變，電流也隨之上升，因為距 離不同會有不同大小的穿隧電流[53]，我們藉由穿隧電流的改變來反推銅粒子與 底電極距離的變化[53~55]，穿隧電流大小和穿隧機率有關，經由 WKB 近似之 後，電流密度可以用數學式表示如下[54]：

0.1 1

10⁵ 10⁶ 10⁷

Slope~1.1

J (A/m^2)

V (V/m)

LRS-positive LRS-negative

-2~ 0.75V

圖 3-11、低電阻態(LRS)電流密度和電壓呈現一次線性關係。

J：Tunneling Current Density T(ΔE)：Tunneling Rate

=4.65-3.95=0.7(eV)

d：Distance between the last particle and the bottom electrode

=0.09x9.1x10^-31(kg) m0：mass of free electron.

J 是穿隧電流密度，和穿隧機率 T(ΔE)有關，穿隧機率可以表示成和位能障 ΔE、穿隧物質質量 m^*及穿隧距離 d 有關的數學式，ΔE 是從電子角度看到的能障

高，一階修正為 ，m^*是電子在-Si 穿隧的修正質量，文獻中藉由

量測有效穿隧常數(Effect Tunneling Constant)，推算 m^*約為 0.09±0.02 m0 [55]。

我們計算在 Metal Region 形成後，Filament 從初始到最後形成整段導通路徑的電 流變化，而從圖 3-14 觀察，元件從高電阻態轉變為低電阻態電流快速增加大致 上有 3 個階段(紅色、綠色及藍色線段)，我們利用穿隧電流改變的前後值來計算 銅粒子移動的距離，整理如表 3-1，Δd1、Δd2 及Δd3 是表示銅粒子每次移動 的距離，在移動Δd1+Δd2+Δd3 的距離後元件達到 On State，所以我們視Δd1+

Δd2+Δd3 的距離為金屬 Filament 的長度，Cu/30-nm -Si/p⁺⁺Si 元件經由計算後 的 Filament Lengthm 約為 5.37 nm，小於薄膜厚度 30 nm，符合我們假設的前提，

電阻轉換層厚度只有在某區域，接著我們計算 20 nm 及 50 nm 厚度的-Si 元件，

電阻轉換層厚度估計也大約在 5 nm 附近，和 2009 年的 NANO LETTERS 文獻作 比較，密西根大學團隊利用銀作為上電極，提出在-Si 薄膜的 Filament Length 約為 9.21 nm[62]。

52

圖 3-12、-Si 薄膜內導通路徑由 Metallic Region 和 Filament 組成示意圖。

圖 3-13、Cu 粒子會隨著電壓增加移動，造成組成 Filament 的銅粒子與底電極的 距離會改變。

-6 -4 -2 0 2 4 6 10^-13

10^-12 10^-11 10^-10 10^-9 10^-8 10^-7 10^-6 10^-5 10^-4 10^-3 10^-2

delta d1 delta d2 delta d3

|Current| (A)

Voltage (V)

圖 3-14、元件從高電阻態轉變為低電阻態電流階段變化。

表 3-1、利用穿隧電流改變來計算銅粒子移動的改變量(Tunneling Distance Change)，用以估計電阻轉換區域真正厚度(Filament Length)。

54

3.6 不同元件尺寸對傳導路徑之影響

接下來我們想要知道 On State 時的電流改變，是因為 Filament 的數量抑或是 形狀改變造成的，圖 3-15 是 Cu/30-nm -Si/p⁺⁺Si 元件，元件工作區域面積 25

m²(Device Diameter 5 m)，共 20 組電流電壓在 On State 的量測結果，如果是 Filament 的數量改變造成 On State 時的電流改變，當我們增加元件工作區域的大 小時，Filament 應該會隨著面積變大而變多，而導通電阻(on-Resistance)會變小，

所以我們改變元件大小，元件工作區域從 25 m² (Device Diameter 5 m)增加到 4x10⁴m² (Device Diameter 200 m)，共取 3 組不同大小元件作統計，每一種大 小 元 件 量 測 20 次 On State 電 阻 大 小 ， 然 後 取 帄 均 當 作 此 元 件 大 小 的 on-Resistance，關係如圖 3-16，為了比較方便，我們將 on-Resistance 歸一化和 Device Diameter 作圖，圖 3-17 可以得到當元件工作區域大小增加了 3 orders 電 阻 變 化 只 有 不 到 百 分 之 七 ， 和 文 獻 中 提 到 元 件 工 作 區 域 變 化 6 orders 而 on-Resistance 只增加 2.5 倍相呼應[60]，表示 Filament 數量並沒有隨著元件工作 區 域 變 大 而 明 顯 的 增 加 ， 所 以 我 們 推 論 在 電 阻 轉 換 區 應 該 是 形 成 單 根 的 Filament，而電流改變可能是 Filament 形狀變化造成。

當電流通過時，由焦耳定律得知產生的熱能和電流及電阻有關，Joule’s law of heating ，因為 Filament 和整個 Metallic Region 比較起來占-Si 轉換層很小 的部份，所以熱能對發生在局部區域的 Filament 影響較大，我們假設 Filament 形狀近似於半徑為 ，長度為 的圓柱體，如圖 3-18，圓柱體一方面受到焦耳熱 提供的能量，另一方面也經由黑體輻射將能量散失，當累積在圓柱體的熱能多過 於散失掉的熱能，Filament 會被破壞掉，因為 Filament 是由一連串的 Cu 粒子形 成，推測當 Filament 被燒斷時的臨界溫度應該要高於 Cu 的熔點，利用以下公式 推算：

為當 Filament 被燒斷時的臨界電流， 為電阻率(Cu： Ω-cm)，

為 Stefan’s 常數( W/m²K⁴)， 為圓柱體的半徑，我們可以從電性 量測結果，藉由低電阻態轉變為高電阻態時的臨界電流和 Cu 的熔點反推圓柱體 半徑，臨界電流 如圖 3-19 表示，加上 Filament 的改變主要應該是受形狀而不是 數量的影響，所以我們藉由四組不同的元件，以及同一個元件不同次數量測的結 果估算出 Filament 半徑的改變範圍，如表 3-2，其中 STD1 及 STD2 是同一個元 件不同次的量測結果，而 device2~4 則為和 STD 不同的元件，在半徑約 0.02 m 及 0.2 m 都有計算出的臨界溫度 T 略高於 Cu 的熔點溫度 Tm，歸納出 Filament 的半徑變化應該介於在 0.02 m 到 0.2 m 之間，和一些文獻作比較，其中有文 獻提到在-Si 中形成 Filament diameter 約 0.2~0.5m[67]，也有文獻利用奈米線 結構，金屬奈米線和-Si 奈米線交叉部份形成元件，控制奈米線金屬寬度來改變 上電極(銀電極)的大小，量測認為 Filament diameter 約 20 nm，甚至小於 20 nm[59]。最後圖 3-20 是我們的元件在 OM 下作觀測，圖 3-20(a)及(b)是元件量 測前的情形，圖 3-20(c)及(d)是元件經過量測後的情形，發現銅上電極有出現黑 點，可能是因為置於空氣中所以出現氧化現象，參考 CMOS 製程中會將銅的部 份上下左右包覆起來作為保護，之後我們在元件製程上可以在銅電極上再增加一 層 TaN 來改良。

56

Device Diameter 5m On-state Current

Device diameter (m) 20 cycles Mean

圖 3-16、Device Diameter 為 5、10、200 m 的元件，每一種大小元件量測 20 次然後取帄均當作此元件大小的 on-Resistance。

0 1x10⁴ 2x10⁴ 3x10⁴ 4x10⁴ 0.93

0.94 0.95 0.96 0.97 0.98 0.99 1.00

area ： 3 orders on-R ： 1.065 times

Normalized on-Resistance

Device Area (m^2)

圖 3-17、低電阻態歸一化電阻與元件工作區域大小關係圖。元件工作區域大小 增加了 3 級數，而電阻變化只有一倍多，表示導通路徑式只有單根 Filament。

圖 3-17、低電阻態歸一化電阻與元件工作區域大小關係圖。元件工作區域大小 增加了 3 級數，而電阻變化只有一倍多，表示導通路徑式只有單根 Filament。