FPGA 電路設計流程

3.2.1 FPGA 介紹

科技的快速發展，進一步帶動半導體技術之成長。從早期的由數個電晶 體 及 電 阻 所 構 成 之 積 體 電 路 ， 進 步 到 數 仟 個 電 晶 體 的 LSI (large scale

integrated)，再進步到數十萬甚至數百萬電晶體的 VLSI (very large scale integrated)。目前可程式化數位邏輯元件分為可程式邏輯元件(programmable logic device, PLD)和場式可程式閘陣列(field programmable gate array, FPGA)兩 大類。其中 FPGA 依其構造可大致分成 3 類：

1. 查表型(look up tables, LUT)：Xilinx, Altera, AT&T 2. 多工器型(multiplexer type, MPX)：Actel, Quicklogic 3. 電晶體陣列型：Cross point

若以規劃架構可分為：

1. SRAM：Xilinx, Altera, AT&T, Atmel 2. Anti-fuse：Actel, Cypress, Quicklogic

其中，SRAM 類型的 FPGA 具有可重複程式化的優點，適合用於實作邏輯 設計與功能性驗證。而 Anti-fuse 由於具有一次燒錄(OTP)特性，在保密性上提 供較佳保護，但也因此無法重複修改。

與 ASIC (Application Specific Integrated Circuit)相較之下，FPGA 雖具有可 程式化之特性及較高的整合度及可適性，但其速度上仍明顯輸於 ASIC。但隨 著半導體製程技術的進步，FPGA 不論在性能上和單位面積邏輯閘數目上都有 逐漸向 ASIC 逼進之趨勢，且由於近年來多媒體、電子通訊與網路應用市場的 蓬勃發展，可程式化和整合性較高的 FPGA 逐漸受到巿場的重視。

3.2.2 FPGA 電路設計流程

在設計 FPGA 的工具中，吾人採用 Xilinx Foundation 為開發軟體，其中

Xinlinx Foundation 所內建的 Core Generator 可產生 Xilinx 公司所提供之內建元 件，如記憶體、加法器、乘法器等，可以加速吾人開發的時間，提供了硬體 設計的方便性，以下就是 FPGA 電路的設計流程(圖 3.4)：

1. 設計輸入(design entity)：Xilinx Foundation 提供了三種設計的方式為：

(1) HDL Editor：輸入硬體描述語言，如 VHDL、Verilog 等

(2) Schematic Flow：直接用內建的電路畫出電路之邏輯方塊，這種設 計方式較直觀且簡單，且內建許多完整的電路，如多工器、乘法器 等，適合較簡單的電路來使用。

(3) FSM Flow：使用時態關係圖(state diagram)，軟體會自動合成相對 應之邏輯電路，特別適用於控制器(controler)的實現，如記憶體控 制器。

2. 合 成 電 路 (synthesis circuit) ： 將 設 計 輸 入 之 行 為 描 述 (behavior description)電路轉換成 RTL(Register Transfer Level)電路。

3. 功能模擬(function simulation)：驗證合成的 RTL 的邏輯功能是否正確，

在此並未考慮到 FPGA 內部訊號的傳遞延遲(transmit delay)。其驗證的 方式可用硬體描述語言撰寫測試平台(test bench)或者是用 Xilinx Foundation 內建的波形模擬器(waveform simulator)來觀察功能是否正 確。

4. 電路驗證(implementation)：主要的功能是將 RTL 電路描述編譯成實際 電路的佈局，必需經過 Translate、Mapping、Place & Route、Timing 與 Configure 等五個步驟來完成：Translate 是將 Design entity 轉成 FPGA 的格式；Mapping 是將 Translate 後的格式最佳化，再映射成 FPGA 元

件內部的格式；Place & Route 將 Mapping 出的格式作最佳擺設與繞 線；Timing 是依照 FPGA 內部元件之特性，估出所有元件的延遲時間；

Configure 是將 Place & Route 後元件擺設位置及繞線方式轉換成可燒 入 FPGA 格式的檔案。

5. 時序模擬(timing simulation)：考慮實際訊號在邏輯閘間的延遲效應，

使得電路行為表現更符合實際的情形，根據吾人所選擇之 FPGA 晶片 來加入該特性參數，如長距離繞線之延遲時間，一般而言，時序模擬 結果會和實際晶片上之結果相同。

6. MP3C/Aptix Explorer：於 PC 端驗證完所設計的電路後，即可將設計 依 3.1.1 節所描述的流程，將設計置於 MP3C 系統進行驗證。