第二章 基本介紹
2.7 Silox VapoxIII 介紹
成分: 此蝕刻液成分為 HF、Ammonium Fluoride(氟化銨)、Glacial Acetic Acid(冰醋酸)、Aluminum corrosion inhibitor(鋁的防腐蝕添加劑)、Surfactant(介面 活性劑)、DI Water 等
選用此二氧化矽蝕刻液的原因為其可蝕刻氧化物介電層(SiO2)而較不會攻 擊鋁，和原本使用的 BOE 蝕刻液相比，其對於 SiO2 和 Al 的選擇比更好，能更輕 易的掌握濕蝕刻的時間。蝕刻速率約為每分鐘 960 Å[10][11]。
先前學長使用的二氧化矽蝕刻液為 BOE，他對二氧化矽和鋁都有不錯的蝕刻 效果，因此在蝕刻二氧化矽的時候，若蝕刻時間過長，則很容易蝕刻到鋁，導致 電極的破壞，蝕刻時間太短，又無法將欲蝕刻的二氧化矽確實蝕刻完整，在換成 Silox VapoxIII 之後，可以輕易的改善這個問題。
第三章
邏輯閘結構
3.1 雙層式微機電邏輯閘
如圖 10，此雙層式微機電邏輯閘的構造，懸浮結構是由一個平板結構，被 兩側細長的懸臂樑所支撐著，平板受到下方底電極(灰色)的靜電力所吸引，因而 進行扭轉，支撐的懸臂樑則扮演著彈簧的角色，提供恢復力讓平板在不受力時回 到水平狀態。
圖 10. 雙層式微機電邏輯閘示意圖
圖 10 為一個 NOR 閘，其邏輯功能來自於平板兩側帶著不同的電位(Vcc+, Vcc-)，以及下方底電極的面積不同所完成。底電極分成 A 與 B，就是輸入端，
當輸入訊號都是 1 時，平板順時鐘旋轉，輸出 0，反之則輸出 1。但是當輸入訊 號分別為 1 和 0 時，順時鐘與逆時鐘都會有靜電力產生，但由於底電極面積不相 同，因此兩邊的靜電力亦不相同，平板仍然會旋轉，以此圖為例，結果皆會順時 鐘旋轉，終將輸出 0 的訊號，故為 NOR 閘。若將上電極平板的電極交換，變成 Vcc-和 Vcc+，則此元件將變成一個 NAND 閘，故只需要一種設計，藉由改變其
電極分配，即可同時實現 NOR 閘跟 NAND 閘，再經由串並聯，實現出全部共六 種的邏輯閘。
3.2 邏輯閘尺寸
圖 11. 邏輯閘上下電極示意圖
圖 11 為邏輯閘上下電極示意圖，其尺寸如上圖所示，結構包含[metal-1(紅 色), metal-3(淺藍色), metal-4(橘色)]，紅色和淺藍色重疊的面積，即為上下電極能 產生靜電力的有效面積。
根據矩形樑扭轉公式[12]：
Ф=𝑻𝑻𝑮𝑮 (3.1)
得知
若已知旋轉角度Ф，懸臂樑長度 L，剪力模數 G，慣性轉矩 J 的話，則可得 知其回復力矩 T。
因此，在特定的旋轉角度下，比較其施力矩和回復力矩的大小，即可知 旋轉平板是否可以順利作動。
第四章
的元件剖面圖，metal-2 同時為犧牲層跟保護層，而 metal-4 則為懸浮結構之保護層，保護懸浮結構的絕緣不被 RIE 所蝕刻，metal-1 為底電極，
外側兩塊為輸出，而內側兩塊不同大小的底電極即為使整個元件擁有邏 輯功能的重要部分，metal-3 則是懸浮結構中帶電部分，左右兩邊分別為 不同的電極。
(c) Pad 光罩圖形：如圖 12(c)，為了要去除 metal-4 層上方的保護層(passivation layer)，採用 CIC 所提供的 Pad 光罩，以利後面製程的蝕刻。
圖 12(b). 剖面圖
圖 12(c). Pad 光罩圖形
圖 12(d). RLS 光罩圖形
SiO2 SiO2
Wafer
圖 12(e). FHD-5 濕蝕刻釋放元件
圖 12(f). RIE 去除 TiN
圖 12(g). BOE 濕蝕刻
利用 TSMC 所提供的 CMOS-MEMS 標準製程來製作微機電邏輯閘，前半段 是採用代工完成，只需要注意佈局設計即可，然後元件成功與否，後製程才是關 鍵，蝕刻液的選擇、蝕刻時間長短，都會直接的影響結果。之後將介紹所使用的 蝕刻參數。
4.2 實驗結果
Silox VapoxIII : DI water (1:4) 10min
DI water 5min
IPA 5min
上述表格為經過多次實驗之後，所得到較佳的蝕刻參數。濕蝕刻過後之晶片，
都要都要先泡 DI water 清洗，再泡 IPA，利用 IPA 的疏水性避免懸浮結構吸附在 下電極，導致元件失效。
依照先前所提到的製程步驟和蝕刻參數，得到以下的實驗結果，和先前製程 步驟唯一不同的地方是，將二氧化矽蝕刻液 BOE 換成 Silox VapoxIII，來改善二 氧化矽和鋁的蝕刻選擇比問題。
下面將分別介紹做完每步製程步驟後所拍之 OM 圖。
圖 13. FHD-5 濕蝕刻後 OM 圖
上圖為進行完鋁濕蝕刻，周圍的地方都還留有 TiN，尚未除去，故不是透明 的，看不到下方 metal-1 之導線。
圖 14. 鋁濕蝕刻後晶片 EDS 分析圖
圖 15. RIE 後邏輯閘之 OM 圖
圖 16. RIE 後 testkey 之 OM 圖
透過所設計的 testkey 得知，TiN 確實有被蝕刻，testkey 將會在稍後作介紹。
圖 17. SiO2濕蝕刻後邏輯閘之 OM 圖
電性測試
到此元件即完成所有的製程步驟，接下來進行電性測試。
為了確認下電極能否順利傳導電性，於是做了以下測試：
1.將製程完成的晶片，用探針將懸浮結構挑掉或是利用膠帶黏住上電極，將 其撕掉。(或者利用因為蝕刻太久，導致上電極漂走的元件。)
2.如此一來，下電極原本被遮蔽的 TiN 即露出。
3.利用三用電表+探針座+探針的組合，將探針下到圖中所標示的 1 和 2，即 可確定電訊號能否順利傳導。
圖 18. 邏輯閘去掉上電極示意圖
藉由這個測試，可以確定下電極的部分，其電性可順利的從結構導通到所連 接的 Pad 上。也證實了所使用的 TiN 是具有導電性的。
完整結構的晶片測試:
圖 19. 邏輯閘 layout 圖
PS.數字表示電位，0 表示 0V，1 則為有給電壓。
圖 19 為 layout 圖(結構包含 metal-1, metal-2)，在各個電極所對應的 bonding pad 給電壓，即可測試邏輯閘是否順利作動、是否有邏輯功能。
圖 20. 量測結果圖
但是實際上，即使輸入電壓給 0.1V，示波器上仍可以量到 0.1V，表示並不 是因為邏輯閘作動而導通，可能是有地方短路所造成的。
推測原因：
圖 21. 蝕刻孔圖
圖 22. 邏輯閘側視圖
由圖 21 可看出，標示出來的地方沒有蝕刻孔，表示此處鋁蝕刻液比較不容 易到達，因此推測此處鋁沒有蝕刻乾淨(即圖 22 綠色標示部分)，尚有 metal-2 金 屬鋁殘留，而導致上電極的電壓因為短路傳到下電極而傳出去，並不是因為邏輯 閘作動而順利傳送電壓。
第五章
新尺寸設計
5.1 設計目的
為了改善先前短路的問題，增加四個蝕刻孔，以確保 metal-2 被蝕刻完全。
另外將懸臂樑式的彈簧，改成 serpentine spring 的形式，欲達到驅動電壓 5V 的目 標且節省佈局面積，最後，設計四種 testkey 來檢視製程步驟是否成功，也可以 得到蝕刻液的側向蝕刻率。
5.2 雙層介電質靜電力公式推導
所以
=𝟏
5.3 Serpentine Spring 介紹
圖 24. serpentine spring 示意圖
spring constant of serpentine spring[16][17]
(5.10) G：shear modulus
J：polar moments of inertia with respect to the beam E：Young’s modulus
懸臂樑的 torsional stiffness 跟其尺寸有關係(越細、越薄、越長其 k 值都越小)，
由於在製程中的厚度被限制住了，能改變的只有寬度和長度，若要達到 5V 驅動
5.4 彈簧尺寸
圖 25. 彈簧示意圖
圖 26. 彈簧側視圖
圖 25 為彈簧上視圖，它標示了各分段的長度，圖 26 則為彈簧的剖面圖，根 據先前提到的式子(5.10)的公式，再利用先前導出的數學模型得到k = 6.5 ∗ 10−10， 由於邏輯閘是由兩個 serpentine spring 支撐，所以總共的 k 為1.3 ∗ 10−9。值得一 提的是，由於製程步驟會進行二氧化矽濕蝕刻，為了確保蝕刻後之彈簧寬度為 5um，所以設計 Metal-3 和下方的鎢為二氧化矽之蝕刻終點。
開關黏附現象之探討
H：Hamaker constantAC：contact area
d：distance between two surfaces Z0：20nm
Type I 為 Vcc+給 5V，Vcc-給 0V，A、B 皆為 0V 的情況 Type II 為 Vcc+給 5V，Vcc-給 0V，A 給 5V，B 給 0V 的情況 Type III 為 Vcc+給 5V，Vcc-給 0V，A、B 皆為 5V 的情況
由表 6 可得知，彈簧受到靜電力時各方向之彎曲量皆很小，不會影響其旋轉 作動，需要特別注意的是彈簧的 Y 方向變形量，用以確保上電極平板不會因為 彈簧 Y 方向的彎曲大於上下電極間隙，因而碰觸到下電極，導致短路的情形發 生。
圖 27. 電極配置示意圖
表 6. 彈簧受靜電力時各方向之最大彎曲量
X 方向 Y 方向 Z 方向
Type I 0.012571 0.1047 0.001815 Type II 0.004251 0.0718 0.001249
Type III 0.004378 0.0490 0.000826
單位：ｕｍ
討論平板旋轉所造成平板末端 Y 方向位移：
由圖 28、29、30 得知，在特定一組電壓的狀態下，上電極平板的 Y 方向位 移皆大於 0.4um，表示上電極可以順利的接觸到下電極而將電壓傳輸出去。
TypeI 為上電極左邊給 5V、右邊給 0V，下電極皆為 0V 的情況。
圖 28. ANSYS 模擬平板 Y 方向位移量圖(I)
TypeII 則為上電極左邊給 5V、右邊給 0V，下電極皆為上面給 5V、下面給 0V 的情況。
圖 29. ANSYS 模擬平板 Y 方向位移量圖(II)
TypeIII 則為上電極左邊給 5V、右邊給 0V，下電極皆為 5V 的情況。
圖 30. ANSYS 模擬平板 Y 方向位移量圖(III)
將上述設計的彈簧和平板畫入 ANSYS 中，固定兩彈簧末端，找到我們要的 振動模態(1st mode)，得到共振頻率：11413.1Hz，此邏輯閘之操作頻率，必須低 於第一共振模態，避免上電極平板尚未接觸到下電極就被拉回。也要避免操作在 其他模態之共振頻率上(我們所要的振型為第一模態，故沒有此問題)。
圖 31. 新設計共振頻率圖(第一模態)
第二模態之共振頻率為 37279.7Hz。
圖 32. 新設計共振頻率圖(第二模態)
圖 33. M-Ɵ 關係圖(樑寬=5um)
在驅動電壓 5V 的條件下，上電極由於受到靜電力產生的力矩而轉動，圖 33、
34 為 moment-theta 圖，在三種給電壓的情況下，平板所受的力矩和旋轉角度的
黑色: (A,B)=(5V,5V) 紅色: (A,B)=(0V,0V)
綠色: (A,B)=(5V,0V) or (0V,5V) 藍色:彈簧彈性力矩
關係圖，由圖可知，在我們設定的移動範圍內(3.2 ∗ 10−3 rad)，彈簧的回復力矩
5.6 元件設計 Testkey
針對每步製程步驟，設計一組 testkey 用以確保製程結果無誤。
鋁(Metal-2)蝕刻速率 testkey：
設計了 5,10,15,20,25,30,35,40,45,50um 的蝕刻距離(雙向蝕刻)，新設計邏輯 閘的兩蝕刻孔間距為 30um。
設計目的:除了可以確認 Metal-2 有沒有蝕刻乾淨之外，經由不同尺寸的 testkey，也可以得到鋁的側蝕速率。
圖 35. 鋁(Metal-2)蝕刻速率 testkey
TiN 蝕刻 testkey：
設計目的:做完 HDP-RIE 後，確認 TiN 有無確實被蝕刻掉。
圖 36. TiN 蝕刻 testkey
SiO2 蝕刻速率 testkey：
設計了 0.5,1,2,3um 的蝕刻距離(雙向蝕刻)，新設計邏輯閘的兩 Metal-2 中間 oxide 尺寸為 1um 和 2um。
設計目的:用來量測 SiO2 的側蝕速率，藉以得知實際上蝕刻了幾 um 的 SiO2，
除 了 確 定 邏 輯 閘 是 否 有 懸 浮 之 外 ， 也 避 免 過 蝕 而 影 響 懸 臂 樑 的 torsional Stiffness。
圖 37. SiO2 蝕刻速率 testkey
TiN 導電性 testkey：
設計目的:此結構等同 TiN 的 testkey，用來測試 TiN 的導電性，元件這麼大 的原因是為了方便探針接觸。
P.S 製程做完 FHD-5 濕蝕刻、HDP-RIE 之前就要量測。否則下一步 HDP-RIE 就會將 TiN 蝕刻掉。
圖 38. TiN 導電性 testkey
結構設計：
1.oxide 寬度設計
圖 39. Oxide 寬度示意圖
Metal-2 中間絕緣的 oxide，設計成兩種尺寸，分別為 1um 和 2um。
設計目的:因為先前的設計有短路的問題，所以設計兩種不同寬度來確保左 右電極絕緣。
2.bonding pad 結構設計
設計目的:先前之 bonding pad(包含 Metal-1,2,3)已確定可以導通，但是將 bonding pad 簡化成 Metal-1，不僅僅可以使設計更為精簡，也能降低電路的電阻。
a. bonding pad(包含 Metal-1,2,3)
圖 40(a). 製程流程(M1,2,3)-1
圖 40(b). 製程流程(M1,2,3)-2
圖 40(c). 製程流程(M1,2,3)-3
圖 40(d). 製程流程(M1,2,3)-4
b. bonding pad(Metal-1)
圖 41(a). 製程流程(M1)-1
圖 41(b). 製程流程(M2)-2
圖 41(c). 製程流程(M1)-3
圖 41(d). 製程流程(M1)-4
5.7 layout 圖
圖 42. 新設計 Layout 圖
紅色範圍：鋁蝕刻 testkey 藍色範圍：SiO2 蝕刻 testkey 綠色範圍：TiN 蝕刻 testkey
棕色範圍：TiN 導通 testkey(用來下探針確保 TiN 能導電，所以設計的比較 大)
黃色範圍：dummy pattern(用來補足濃度)