YCbCr to RGB Converter

YCbCr can be transform to RGB format by follow equations.

口試委員意見

A: 這為此演算法先天之限制，由於本演算法需要使用 overlapping 之BLOCK，BLOCK BASED 的方法可能沒有辦法實現於本演算 法中。

A: 因為本電路之訊號來源為 interlaced 訊號源，須作 de-interlace 的

動作，所以必須使用FRAME BUFFER 是比較適合的。如果訊號 來源為progressive 訊號源，則可使用 LINE BUFFER。

柯立偉老師 1. 權重近似之判別依據?

A: 如論文 Page. 47 所示。在軟體模擬時，權重皆為精確度至 0.000000001 之數，但是在電路中如果使用相同精準度之權重會 造成運算時間過長以及運算電路過大之問題，因此我們勢必要對 於權重作出近似之動作。下圖(a)~(d)為實驗之結果，圖(a)為使用 來比較之原圖，而圖(b)則是由權重精準度至 1/128 所補插出來之 影像與未經過權重近似所補插出來之影像作差值，而圖(c)、圖(d) 使用之權重精準度分別為1/256 及 1/512。當權重精準度至 1/128 時，與使用原始權重作補插之影像作差值，單點差值最大值為 12，而大部分出現之差值大約為 3~6 之間。當權重精準度至 1/256 時，單點差值最大值為 5，而大部分出現之差值大約為 1~2.5 之 間。如當當權重精準度至 1/512 時，單點差值最大值為 4，而大 部分出現之差值大約為1~2 之間。我們能夠發現當權重精準度由 1/128 提升為 1/256 時，差值減少了許多，最大差值由 12 降為 5。

但是權重精準度再由1/256 提升為 1/512 時，改善的幅度卻有限，

最大差值只由5 降為 4。故我們決定將權重精準度設為 1/256，此 時與原圖相差之最大值與整個色階之比例為 5/255，不到百分之 二，故對人眼並不明顯。

2. 硬體和軟體處理之速度比較?

A: 以 MATLAB 於 PC 上每處理一張之影像需要 6.3 秒，而本硬體 在93Mhz 時處理相同影像需要 1/300 秒。如以此情況相比，硬體

鍾仁峰老師 1. 一般 DECODER 之 CLOCK 為 27MHz，和此硬體使用之頻率相 同，這樣是否來的及處理影像資料?

A: 經過計算，在目前之影像處理方式是來的及的，如要採用大尺 寸的輸出，則必須使用兩個輸入暫存記憶體。此需視硬體效能而 定，若硬體效能為60FPS 且擷取之影像高度大於 240 像素，則需 使用兩個輸入暫存記憶體來切換。

2. 如由灰階改為彩色運算，運算量是否增加很多?

A: 由於人眼對於 U 以及 V 值並沒有這麼敏感，所以可以只採用 BILINEAR 對其運算即可，運算量上不會增加太多，不過記憶體 可能會需要兩倍的容量。

3. 將來可考慮使用 I2C 介面修改硬體參數。

A: 會列入將來設計的考量。 論文 Page. 72

陳慶瀚老師 1. 如只使用兩倍放大，可能有些會出現效果的地方會看不出來，將 來可考慮使用更大放大倍率。

A: 這為我們主要的 FUTURE WORKS 之一。 論文 Page. 71 2. 如將輸出解析度提升為 720*480，可能 FPS 會不到 10，此硬體

效能不算高之原因為何?

A: 如以本論文之設計，輸出影像解析度為 320x240，在時脈為 93Mhz 之狀況下，有 300FPS 之效能，若輸出影像解析度提升為 720x480 時，則效能為 66FPS，造成此現象之原因為本設計尚未 使用Pipeline，由於在目前的情況還不需要使用 Pipeline 即可達到 REAL-TIME 的效果，所以為了降低硬體複雜度，在此並沒有使 用Pipeline。

3. 之後硬體可加上 PIPELINE 之設計以提升效能。

A: 如 果 將 來 要 作 高 倍 率 以 及 大 尺 寸 的 影 像 處 理 的 話 ， 加 上 PIPELINE 為必要的 FUTURE WORK。 論文 Page. 72

4. CORE CIRCUIT 需要多少時間運算才是重點，不要漏列，以及一

個pixel 需要多少時間產生?

A: 如論文 Page.66 所示，一個 BLOCK 需要的運算時間為 69.29ns 並且可產生三個pixel，平均產生一個 pixel 需要 23ns。