行政院國家科學委員會專題研究計畫 成果報告
三元氧化物記憶薄膜於電阻式記憶體之特性研究
研究成果報告(精簡版)
計 畫 類 別 ： 個別型 計 畫 編 號 ： NSC 95-2218-E-151-004- 執 行 期 間 ： 95 年 10 月 01 日至 96 年 07 月 31 日 執 行 單 位 ： 國立高雄應用科技大學電子工程系 計 畫 主 持 人 ： 劉志益 計畫參與人員： 碩士班研究生-兼任助理：莊柏昌 處 理 方 式 ： 本計畫可公開查詢中 華 民 國 96 年 09 月 28 日
三元氧化物記憶薄膜於電阻式記憶體之特性研究
“Investigation of ternary oxide memory thin film for RRAM”計畫編號：NSC95-2218-E-151-004 執行期間：95 年 10 月 1 日 至 96 年 7 月 31 日 主持人：劉志益 國立高雄應用科技大學電子工程系助理教授 一、中文摘要 隨著各類可移動式設備的流行，非揮發性 記憶體在電子工業裡逐漸顯得重要。非揮發性 記 憶 體 必 須 在 無 電 源 供 應 的 狀 況 下 保 存 資 料，在現階段而言，快閃記憶體是市場的主流 產品。但因其高操作電壓、低操作速度及低操 作次數的缺點，且在未來元件持續縮小的要求 下，將因氧化層過薄而導致其記憶時間縮短， 因此目前許多記憶元件已研究來取代快閃記 憶體。電阻式非揮發性記憶體具有低操作電 壓、低功率消耗、記憶時間長、結構簡單和非 破壞性讀取等優點，將是作為下一世代非揮發 性記憶體的良好選擇。 本研究計畫的重點在於製備與探討鈣鈦 礦結構薄膜之電阻轉換特性，本研究利用醋酸 系化學凝膠法進行鋯酸鍶薄膜電阻層沈積，並 製作金屬/絕緣層/金屬結構之電阻器。電阻切 轉特性可利用直流偏壓或電壓脈衝方式來操 作。同時也進行相關的可靠度量測，包括記憶 時間、轉換速度、讀取次數。另外也進行電流 值衰減效應的相關研究，並推論其可能之電阻 轉態機制。 英文摘要
Following the popularity of mobile equipments, nonvolatile memory (NVM) plays an important role in the electronic industries. The nonvolatile memory should keep the stored information without power supply for a long
time. Nowadays flash memory is the mainstream of the nonvolatile memory. However, flash memory has the drawbacks including high operation voltage, low operation speed, and low endurance. RRAM is a promising candidate for the next generation of nonvolatile memory due to its low operation voltage, low power consumption, long retention time, simple structure, and non-destructive readout. Recently, perovskite ceramics have attracted much interesting for its reversible resistance switching properties used for making resistive random access memory (RRAM), the sol-gel method was
adopted to deposit the perovskite SrZrO3 (SZO)
resistive layer. The resistance switching properties can be operated by dc bias sweep and voltage pulse. The influence of applied voltage pulses on the resistance switching behavior was investigated. In addition, the decay behaviors of the leakage current after resistance switching by voltage pulses were also characterized. Based on the resistance switching properties and decay behaviors of the leakage current, the behaviors of resistance switching should be well explained by the model of conducting paths.
二、計畫的緣由與目的
近年來由於網際網路與無線通訊的迅速 發展，促成各種可攜式設備的蓬勃發展，更使 得消費電子逐漸成為電子產業日益重要的一 部份。非揮發性記憶體因其可攜性與低耗電量
等特性，便成為各類消費電子產品中不可或缺 的元件。更因其市場需求量擴增，便成為半導 體工業所積極發展的重心。非揮發性記憶體由 最早的 MNOS 到 mask ROM，再到 EPROM 和 EEPROM，最後為考量讀寫需求與容量密度而 發展出快閃記憶體，而成為目前市場主流。 目前市場上的非揮發性記憶體以快閃記 憶體(flash)為主流，但是快閃記憶體由於操作 電壓過大、操作速度慢、耐久力(endurance)不 夠好等因素，及由於元件縮小化下過薄的穿透 閘極氧化層將導致記憶時間不夠長等缺點。目 前，已有許多研究正積極展開來取代快閃記憶 體，其中電阻式非揮發性記憶體(RRAM)具有 寫入操作電壓低、寫入抹除時間短、記憶時間 長、非破壞性讀取、多狀態記憶、結構簡單及 所需面積小等優點。一個良好的非揮發性記憶 體應具有低操作電壓、高寫入及抹除速度、低 讀取時間、低耗能、長記憶維持時間和大讀取 範圍(read dynamic margin)等優良電性。包含一 個電晶體和一個電阻器(1T1R)結構的電阻式 非揮發性記憶體在性能上似乎比現今所有的 非揮發性記憶體來的好，是值得投入研究的目 標，清楚地了解材料的機制和製程的最佳化研 究將有助於未來進一步改善記憶體的效能。 三、研究方法及成果 本研究計畫之主軸在於製備與探討雙穩 態轉換之金屬/絕緣層/金屬結構電阻器。使用 四吋矽晶圓經過清洗後，利用高溫爐管成長二 氧化矽薄膜作為絕緣層，以避免基板晶向與漏 電流對薄膜成長與量測時的影響。之後利用磁 控射頻濺鍍法成長(100)優選方向的鎳酸鑭薄 膜作為底電極，再利用化學凝膠法將摻雜釩的 鋯酸鍶薄膜成長於上作為電阻層，最後再利用 熱蒸鍍成長鋁薄膜作為上電極，其結構如圖一 所示。 利用電腦控制量測系統，利用 Agilent
81110A pulse generator 產生脈衝進行電阻轉態 並利用 Agilent 4155C 量測電流值，不同設備 間之訊號切換則是利用 Agilent E5250。 圖一 Al/SrZrO3/LaNiO3元件結構圖 圖二所示為電阻元件於直流偏壓下的電流狀 態轉換情形。元件一開始處於 original-state， 其電流為最低狀態，電流隨著負電壓增加而逐 漸 加 大 ， 直 到 最 後 突 然 轉 換 到 電 流 最 大 的 H-state，當再度增加正電壓時，電流將會降到 較低的 L-state，如再度加到足夠大的負電壓 時，電流狀態會改變至 H-state，如持續利用電 壓進行轉態將在 H-state 和 L-state 之間做改 變，而不會再回到 original-state。此電流狀態 在電源消失後依然能保持長達數月，因此可作 為非揮發性記憶體之應用。由於操作速度的要 求下，記憶體於實際操作時應利用脈衝操作進 行，因此其操作速度必須利用電壓脈衝來測 試，圖三所示為使用不同時間之電壓脈衝來量 測 其 不 同 電 流 狀 態 間 的 轉 換 速 度 。 由 original-state 和 L-state 轉換至 H-state 僅需要 5n sec，但由 H-state 轉換至 L-state 卻需要 5u sec，其差距達 1000 倍，其巨大的差異來自其 轉態機制。雖然由 H-state 轉換至 L-state 需 5u sec，但已小於快閃記憶體之操作時間，如需 加快其記憶體使用時之操作速度，則可利用如 同快閃記憶體整區抹除之電路設計模式。
Bias Voltage (V) -15 -10 -5 0 5 10 15 Lea kage Current Dens it y (A/cm 2 ) 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 101 H-state L-state Original-state 圖二 Al/SZO/LNO 結構的電流密度對電壓關 係圖 圖三 不同電流狀態間切換所需之電壓脈衝 時間不同 Area (cm2) 10-4 10-3 L e ak age Curr ent @ -1 V (A) 10-5 10-4 10-3 Le aka ge Curre nt Dens ity @ -1V (A/cm 2 ) 10-2 10-1 100 H-state 圖四 高電流狀態之電流與電流密度對上電 極面積關係圖 original-state 的 電 流 機 制 為 Schottky emission ， 而 L-state 的 電 流 機 制 為
Frenkel-Poole emission，並發現 original-state 和 L-state 的電流與面積成正比，也就是其電 流密度與面積無關，並無任何意外之處。圖四 為不同上電極面積所量測之 H-state 之電流與 電流密度，可以明顯看出 H-state 的電流值是 與面積大小無關的，而 H-state 的電流值與面 積大小無關則是相當奇特的現象，並且發現 H-state 的電流機制為 Ohmic conduction，因此 相信此種電流與面積大小無關之現象是由形 成的絲狀路徑所造成，絲狀路徑所造成的電流 極大，且成不規則狀分佈，因此電流與面積大 小無關。
Stress Time (sec)
0 5000 10000 15000 20000 No rm al iz ed L e a kag e Cu rren t @ 3V (% ) 0 20 40 60 80 100 5ns 5μs 50μs Vp=-12V 圖五 利用不同脈衝時間進行轉態後之電流 衰減比例 圖 五 所 示 為 利 用 不 同 時 間 之 負 電 壓 脈 衝 使 L-state 轉換至 H-state，由先前圖三可知只需要 5n sec 即可產生轉態，但亦使用較長時間的負 電壓脈衝觀察其變化，並於轉態後利用+3V 偏 壓方式來測試其狀態穩定度。雖然 5nsec 即可 轉態至 H-state，但其在+3V 偏壓下其電流量為 衰減較大，這是由於較短時間的負電壓脈衝雖 然可以形成絲狀路徑，因而轉至 H-state，但其 絲狀路徑結構強度並不佳，因此在+3V 偏壓下 將造成其斷裂，而使得電流衰減。圖六則是利 用不同偏壓方向來測試剛轉至 H-state 之電流 衰減，由圖二可知正電壓會造成轉至 L-state 而負電壓會造成轉至 H-state。且由圖六可知， 負偏壓幾乎不會造成電流衰減，而正電壓會造
成將近 60%的電流衰減，這是因為正電壓造成 絲狀路徑斷裂而使電流下降。由圖五與圖六可 知，雖然僅 5n sec 就會轉態至 H-state，但並不 表示 5n sec 之脈衝就足以讓元件可以穩定工 作，但如果同時考量讀取電壓，就可以盡量降 低脈衝時間，以達到最快的操作速度。 Stress Time(sec) 0 1000 2000 3000 4000 5000 6000 No rm al iz e d L e ak ag e C u rr en t ( % ) 0 20 40 60 80 100 stress at +3V stress at -3V 圖六 不同偏壓方向造成的電流衰減比例 Pulse Number 0 20 40 60 80 100 Lea kag e Cu rr e n t Den s ity @-1 V (A/ c m 2 ) 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 VP = +15 V WP = 50 nsec 圖七 持續利用較短時間脈衝累計進行電阻 轉態 圖七所示為利用正電壓脈衝持續不斷地加在 元件上，由圖三可知電流狀態由 H-state 轉至 L-state 至少需要 5u sec 的正電壓脈衝，但由圖 亦可看出在施加 500n sec 的正電壓時，電流狀 態已有些許變化，但仍未降至 L-state，圖七中 持續加約 45 個正電壓脈衝時，電流狀態則完 全轉至 L-state，其累積時間約 2.25u sec，介於 500n sec 與 5u sec 之間，與圖三結果相符。此 現象是由於每次施加正電壓脈衝時，會損壞一 些絲狀路徑，當絲狀路徑完全消失時，電流狀 態就會轉至 L-state。因此，電壓脈衝是可以累 計而產生轉態現象。 四、結論與討論 本計畫完成鈣鈦礦薄膜記憶薄膜的成長 與元件製備。並進行元件電性與記憶可靠度之 量測。元件可利用正電壓脈衝轉至 L-state 和 利用負電壓脈衝以達到記憶體應用之目的，其 L-state 和 H-state 之間轉態速度差異可達 1000 倍，可利用電路設計排除使用上的困擾。元件 於轉態後，受不同偏壓方向會造成不同的電流 衰減，因此在運用上決定讀取電壓時必須考量 其對元件讀取時造成之干擾。並根據其相關記 憶特性可以研判其轉態機制。 計畫主持人於電阻式非揮發性記憶體領 域相關研究共發表 SCI 期刊論文 5 篇與 1 國際 會議論文，其中於 95 年度計畫內發表 SCI 期 刊論文 2 篇與 1 篇國際會議論文，另有一篇 SCI 期刊論文審查中。 五、參考文獻
1. C.Y. Liu, P.H. Wu, A. Wang, W.Y. Jang, J.C. Young, K.Y. Chiu, and T.Y. Tseng, “Bistable Resistive Switching of a Sputter-Deposited Cr-doped SrZrO3 Memory Film,” IEEE Electron Device Letters, vol. 26, pp.351-353, 2005.
2. C.Y. Liu, C.C. Chuang, J.S. Chen, A. Wang, W.Y. Jang, J.C. Young, K.Y. Chiu, and T.Y. Tseng, “Memory Effect of Sol-Gel Derived V-doped SrZrO3 Thin Films,” Thin Solid Films, vol. 494 ,pp.287-290, 2005.
3. C.Y. Liu, A. Wang, W.Y. Jang, and T.Y. Tseng, “Electrical properties of resistance switching V-doped SrZrO3 films on textured LaNiO3 bottom electrodes,”
J. Phys. D: Appl. Phys., vol. 39, pp.1156-1160, 2006.
4. C.Y. Liu, and T.Y. Tseng, “Resistance Switching Properties of the Sol-Gel Derived SrZrO3 Based Memory Thin Films,” J. Phys. D: Appl. Phys., vol. 40, pp.2157-2161, 2007.
5. C.Y. Lin, C.Y. Liu, C.C. Lin, and T.Y. Tseng, “Current Status of Resistive Nonvolatile Memory,”
Journal of Electroceramics (In press).
6. C.H. Lai, C.Y. Liu, and T.Y. Tseng, “Analysis of Resistive Switching Behavior in Sol-Gel Derived SrZrO3 Thin Films,” Thin Solid Films (Revised).
