行政院國家科學委員會補助計畫研究計畫成果報告
※※※※※※※※※※※※※※※※※※※※※※※※※※
※ ※
※
ISM 頻段閉迴路調制式頻率合成器於藍牙系統之應用研究
※
※ ※
※ ※※※※※※※※※※※※※※※※※※※※※※※※※
計畫類別：■個別型計畫 □整合型計畫
計畫編號：NSC 90－2213－E－110－021
執行期間： 90 年 8 月 1 日 至 91 年 7 月 31 日
計畫主持人：洪子聖
共同主持人：
計畫參與人員：彭康峻、黃建祥、潘奇男、李勝豐
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
執行單位：國立中山大學電機系
行政院國家科學委員會計畫研究計畫成果報告
ISM 頻段閉迴路調制式頻率合成器於藍牙系統之應 用研究
An ISM-Band Frequency Synthesizer with Closed-Loop Modulation for
Bluetooth Applications
計畫編號：NSC 90-2213-E-110-021
執行期限：90 年 8 月 1 日至 91 年 7 月 31 日
主持人：洪子聖 國立中山大學電機系
計畫參與人員：彭康峻、黃建祥、潘奇男、李勝豐 國立中山大學電機系
一、中文摘要 本計畫研製一低成本、低功率消耗、具 有高資料傳輸率且可應用於藍牙系統之閉迴 路調制式頻率合成器，採用雙點訊號調制的 方式以突破閉迴路調制頻寬受限於鎖相迴路 頻寬的瓶頸，並使用差異積分調變器之分數 除頻架構藉以提高頻率解析度、相位鎖入速 度以及訊號純淨度。在實驗部分，使用現場 可程式邏輯陣列電路設計高斯濾波器以及差 異積分調制器，然後結合鎖相迴路完成一符 合藍牙系統規範之閉迴路調制式頻率合成 器。 關鍵詞：分數除頻式頻率合成器、閉迴路調 制、差異積分調變器、高斯頻率鍵移、藍牙 AbstractIn this project, a low-cost low-power frequency synthesizer with high data-rate closed-loop modulation has been developed for Bluetooth applications. A two-point modulation architecture is proposed to compensate the low-pass filter effects on the baseband signals due to the phase locked loop (PLL). This allows the modulation bandwidth to exceed that of the PLL. In addition, a fractional-N frequency synthesis scheme using delta sigma modulator is applied to improve the frequency resolution, settling speed, and spectral purity. In the experiments, the digital circuits including delta-sigma modulator and Gaussian-shaped FIR filter have been implemented using the field programmable gate arrays (FPGA). When assembled with the PLL, a fractional-N frequency synthesizer with the closed-loop GFSK modulation to satisfy the Bluetooth specifications was completed.
Keywords: Fractional-N synthesizer, Closed-loop modulation, Delta sigma modulator, Gaussian frequency shift keying, Bluetooth
二、緣由與目的 近幾年來繼行動電話成功發展後，無線 網路產品亦急起直追，包含 IEEE 802.11 及 藍牙（Bluetooth）等規格群起，當前又以藍牙 最為熱門。藍牙具有幾個主要訴求目標：輕 薄短小、成本低、待機時間長，因此，簡化 射頻傳收機的架構以達到射頻前端與基頻處 理器能高度整合成單晶片系統成為主要的研 究課題。本計畫將著力於藍牙發射機當中的 頻率合成器以及高斯頻率鍵移調制器的整 合，以期達到降低發射機元件數目並減少功 率消耗的目標。 傳統之閉迴路調制式頻率合成器是由 Riley 及 Copeland 所提出[1]，其調制方式是直 接使用經數位濾波器整形後的基頻訊號控制 鎖相迴路中的除頻器模數以達到間接調制電 壓控制振盪器的目的，亦即在訊號調制期間 鎖相迴路是維持鎖相狀態的。為了提供良好 的訊號調制品質，較大的迴路頻寬以及較高 的頻率解析度是必須的，其因而採用了運用 差異積分調變器(Delta-Sigma Modulator)的分 數除頻(Fractional-N)式頻率合成器架構來設 計閉迴路調制式頻率合成器。 為突破閉迴路調制式頻率合成器在調制 頻寬上的瓶頸，Perrott 等人提出了預先失真 (Pre-distortion)的觀念[2]，即基頻數位訊號經 數位濾波器整型後在送入差異積分調變器 前，先經一預先失真濾波器以補償鎖相迴路 的低通濾波特徵，這使得閉迴路調制式頻率 合成器仍能維持在簡易且省電的架構下提高 資料傳輸率。然而，由於電路老化、溫度以
及製程變化等問題皆會導致鎖相迴路之參數 改變，這使得預先失真濾波器難以被設計。 另一種可供選擇之架構是由 Meyer 和 Water 所提出之雙點調制(Two-Point Modulation)的 觀念[3]，如圖一所示，其基頻訊號除了透過 差異積分調制器在迴路頻寬內進行調制外， 亦直接對具有雙調制埠壓控振盪器之第二埠 在迴路頻寬外進行調制，調制訊號理論上因 而得以被完美補償而無任何失真現像。 由於雙點閉迴路調制架構利用到兩條路 徑來進行訊號調制，因此兩條路徑間之延遲 不匹配將造成調制訊號嚴重的失真，然而在 當前的文獻中皆未有相關之研究分析以及實 驗數據。因此，本計畫最大之特色在於除了 將實踐一應用於藍牙系統之雙點調制閉迴路 調制式頻率合成器外，亦將分析兩調制路徑 間不匹配問題所造成之影響，並且推導相關 數學模型以尋求具體之解決辦法，進而提升 整體系統之性能。 三、結果與討論 1.雙點閉迴路調制式頻率合成器之分析 如圖一所示，雙點閉迴路調制架構是由 一個運用差異積分調制器之分數除頻式頻率 合成器、一個數位發射濾波器及一個數位類 比轉換器所構成。頻率較低之訊號成分將在 迴路頻寬內對差異積分調制器進行調制，頻 率較高之訊號成分將於迴路頻寬外對電壓控 制振盪器進行調制，如此一來，受到鎖相迴 路頻寬限制之資料傳輸率上限便被消除了。 圖一可進一步化簡成一線性模型如圖二所 示，在不考慮路徑延遲的前提下其輸出可表 示為
(
nDSM sig N)
H( )S(
nVCO sig)
He( )Sout φ φ φ φ φ = , + / + , + ( )S H ( )S H nVCO e DSM n sig φ , φ , φ + + = (1) 其中φsig為濾波後之欲傳送基頻訊號，H(S) 為鎖相迴路之轉移函數，He(S)為鎖相迴路之 誤差轉移函數，φn,DSM為差異積分調制器之量 化雜訊，φn,VCO為電壓控制振盪器之相位雜 訊。由式(1)可知，藉由兩個路徑同時對鎖相 迴路的兩個點進行調制可使得寬頻基頻訊號 被完美地轉換至射頻而毫無失真。在雜訊的 部分，電壓控制振盪器相位雜訊之低頻成分 將被具高通頻率響應之鎖相迴路誤差轉移函 數給抑制，差異積分調制器量化雜訊之高頻 成分將被具有低通頻率響應之鎖相迴路轉移 函數給抑制。 依照圖一的架構，先使用 MATLAB 模擬 數位高斯濾波器及差異積分調制器將傳送訊 號整形並經量化後再代入 ADS 進行系統模 擬。模擬結果如圖三所示，雙點閉迴路調制 架構能有效地消除迴路頻寬所構成之資料傳 輸率上限且毫無失真，大大提昇了整體發射 機之性能。 2.雙點調制路徑延遲誤差分析 由於雙點閉迴路調制架構利用了兩條基 頻訊號傳送路徑來進行訊號調制，因此兩條 路徑間之延遲不匹配將造成調制訊號嚴重的 失真，欲分析雙點調制閉迴路調制式頻率合 成器路徑延遲不匹配問題的具體方法是利用 圖二之線性模型再進一步考量各路徑之延 遲。整個架構之輸出相位可表示為 ( ) ( ) ( )
[
eS H S N eS GS He S]
sigHa( )S sig out φ φ φ = −τ1 / + −τ2 = (2) 其中τ 及1 τ 分別為頻寬內及頻寬外調制路徑2 之延遲時間，G(S)為調制路徑之增益不匹配 因子。式(2)顯示轉移函數 Ha(S)主導了調制訊 號的失真程度。 圖四為當迴路頻寬fn=50kHz、路徑延遲誤 差τ1−τ2 =50ns，即迴路頻寬外調制較迴路頻 寬內調制多延遲50ns之情況下對不同迴路阻 尼係數ξ所模擬轉移函數 Ha(S)之振幅頻率響 應及群延遲頻率響應，並以鎖相迴路之迴路 頻寬 (自然頻率) fn對頻率做正規化。模擬結 果顯示調制路徑延遲誤差將導致振幅頻率響 應及群延遲頻率響應在迴路頻寬附近大幅度 地變化，且當迴路阻尼係數ξ愈小時其變化 欲趨明顯。以ξ =0.3為例，在全部頻率範圍中 其最大之群延遲變化量幾乎是調制路徑延遲 誤 差 取 絕 對 值 的 十 倍 。 圖 五 為 迴 路 頻 寬 kHz fn=50 、迴路阻尼係數ξ=0.7情況下對不同 路徑延遲誤差τ1−τ2所模擬轉移函數 Ha(S)之 振幅頻率響應及群延遲頻率響應，並同樣以 鎖相迴路之迴路頻寬 fn對頻率做正規化。模 擬結果顯示振幅頻率響應之變化幅度正比於 迴路頻寬及路徑延遲誤差之負乘積，而群延 遲誤差頻率響應之變化量則僅正比於路徑延 遲誤差。 為了進一步瞭解調制路徑延遲誤差對調 制訊號所造成之影響，我們利用 ADS 針對不同迴路頻寬及路徑延遲誤差進行整體雙點閉 迴路調制架構之系統模擬。圖六為在不同迴 路頻寬下，當路徑延遲誤差τ1−τ2=200ns，即 迴路頻寬外調制較迴路頻寬內調制多延遲 ns 200 時所模擬之調制訊號波眼圖。模擬結果 顯示當迴路頻寬被設計遠離藍牙調制訊號之 頻率偏移量(Frequency Deviation) 150 kHz 時， 雙點閉迴路調制架構對於調制路徑誤差並不 敏感。當迴路頻寬被選擇接近調制訊號頻率 偏移量時調制訊號開始出現失真現象，但其 眼睛張開度仍維持在可接受範圍內，其原因 在於調制訊號之高頻成分被轉移函數給放大 了。然而，大幅度變化的群延遲頻率響應卻 導致了波眼圖的零交越誤差增加，這將使得 系統位元錯誤率(Bit Error Rate)增加。
3.雙點調制式頻率合成器之製作及量測 如圖七所示，本計畫初步分別完成了一 個操作在 2.4GHz ISM 頻段的頻率合成器、一 個三階差異積分調制器以及一個數位高斯濾 波器。其中數位高斯濾波器以及三階差異積 分調變器皆使用 XILINX 之 XC4010 FPGA 製 作，鎖相迴路元件則採用了 Qualcomm 之頻率 合 成 晶 片 Q3236 、 Motorola 之 除 頻 晶 片 MC12095 以及自行設計之 2.4GHz 雙點調制 電壓控制振盪器模組，振盪器之架構如圖八 所示。圖九為頻率合成器的 2.4GHz 輸出頻譜 量測圖，圖十為頻率合成器向上跳躍 80MHz 的鎖入時間量測圖。 在數位高斯濾波器之製作方面，理想上 其脈衝響應為無限長，但是由於高斯函數的 衰減速度相當快，因此任一位元的資料只會 對其前一位元與後一位元的資料有明顯的影 響，所以在設計上只考慮此三個位元時刻間 的互相影響。我們先利用 Matlab 預先將 8 種 可能的輸出結果計算出來，再將這些結果存 在 FPGA 電路的 ROM 中，欲傳輸之資料會 送入解碼電路以對應到 ROM 中預先計算的 結果輸出，如此將可得到經高斯濾波器整型 的脈衝響應。經 FPGA 實踐後，總硬體消耗 只 需 28CLBs ，並可以達到最高操作時脈 99.552MHz。FPGA 之實踐及量測結果分別如 圖十一、十二所示。 四、成果自評 我們已完成雙點閉迴路調制式頻率合成 器各子模組之設計及實踐並加以整合積極測 試，初步實驗成果顯示仍有數個系統參數有 待改進，包括：相位鎖入時間、相位雜訊以 及高斯濾波器 EVM 值等。我們正積極做更密 集之測試並設法改善整體系統性能，估計能 在近期內符合藍牙系統之要求。關於雙點閉 迴路調制式頻率合成器路徑延遲不匹配之分 析成果已發表於去年度之 IEEE 亞太微波會 議上[4]。此外我們更進一步地發展雙點調制 技術使其具有調制非常數波包訊號之能力， 初步研究成果已發表於今年度之 IEEE 國際 微波會議中[5]，並將於今年度之國科會計畫 中朝此方向繼續深入研究[6]。 五、參考文獻
[1] A. D. Riley, M. A. Copeland, “A simplified continuous phase modulator technique”, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, Volume: 41, pp. 321 –328, May 1994.
[2] M. H. Perrott, T. L. Tewksbury III, C. G. Sodini, “A 27-mW CMOS Fractional-N synthesizer using digital compensation for 2.5-Mb/s GFSK Modulation”, IEEE J. Solid-State Circuits, Vol. 32, pp. 2048- 2060, Dec. 1997.
[3] R.A. Meyers and P.H. Waters, “Synthesizer review for PAN-European digital cellular radio,” Proc. IEE Colloquium on VLSI Implementations for 2nd Generation Digital Cordless and Mobile Telecommunication Systems, pp. 8/1-8/8, 1990.
[4] K. C. Peng and T. S. Horng, “The effects of path-delay mismatch on GFSK transmitters with a dual-port architecture,” Asia-Pacific Microwave Conference Digest, Vol. 3, pp. 1072-1075, Dec. 2001.
[5] K. C. Peng, J. K. Jau and T. S. Horng, “A novel EER transmitter using two-point delta -sigma modulation scheme for WLAN and 3G applications,” International Microwave Symposium Digest, Volume: 3, pp. 1651 -1654, Jun. 2002.
[6] 新世代甚寬頻無線通訊系統射頻傳收機 架構之研究(1/3)，國科會計畫 NSC-91- 2213-E-110-036.
PFD LoopFilter Multi-Modulus Divider Reference Delta-Sigma Modulator Transmit Filter From Channel Selector Transmit Signal RF D A C PA Fractional- N Synthesizer 圖一：雙點閉迴路調制式頻率合成器 Kd ÷N F(S) Kv S φn,VCO τ2 φsig φ n,DSM τ1 Delay Delay φn,ref φout LPF VCO PFD 圖二：雙點差異積分調制架構之線性模型 0.0 0.5 1.0 1.5 2.0 2.5 3.0 -2 -1 0 1 2 time, usec EYE_Mod1 圖三：雙點閉迴路調制藍牙訊號之波眼圖 圖 四 ： 迴 路 頻 寬 fn=50kHz 、 路 徑 延 遲 誤 差 ns 50 2 1−τ = τ 情 況 下 對 不 同 迴 路 阻 尼 係 數ξ 所模擬 轉 移 函 數 Ha(S)之(左)振幅頻率響應(右)群延遲頻率 響應 圖五：迴 路頻寬fn=50kHz、迴路阻尼係數ξ =0.7情 況 下 對 不 同 路 徑 延 遲 誤 差τ1−τ2所模擬轉移函數 H(S)之(左)振幅頻率響應(右)群延遲頻率響應 0.0 0.5 1.0 1.5 2.0 2.5 3.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 time, usec EYE_Mod1 m1 m2 0.0 0.5 1.0 1.5 2.0 2.5 3.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 time, usec EYE_Mod1 m1 m2 圖 六 ： 所 模 擬 之 波 眼 圖 ， 當 路 徑 延 遲 誤 差 ns 200 2 1−τ = τ 、(左)迴路頻寬 fn=50kHz(右) 迴路 頻寬 fn=150kHz 圖七：2.4GHz 頻率合成器成品圖 圖八：2.4GHz 雙點電壓控制振盪器架構圖 圖九：頻率合成器 2.4GHz 輸出頻譜量測圖 圖十：頻率合成器向上跳躍 80MHz 鎖入時間量測圖 FPGA Q3236 VCO Divider DAC
