行政院國家科學委員會專題研究計劃成果報告
多媒體與多重服務之數位用戶迴路通訊系統 子計畫一 –
DMT 傳收機系統架構及類比前端電路設計
System Ar chitectur e and AFE Designs of DMT Tr ansceiver
計劃編號:NSC-89-2218-E-002-079
執行期限:89 年 8 月 1 日至 90 年 7 月 31 日
主持人:汪重光 國立臺灣大學電機學院電機系
計劃參與人員:張景祺、林建志、葉芳任
國立臺灣大學電機學院電機系
一、中文摘要 本文中，主要是在探討以離散多載波 為調變方式的超高速數位用戶迴路傳收機 的架構及其設計。而其所要考慮的雜訊環 境除了一般的白色可加性高斯雜訊之外， 還有近端串音雜訊、遠端串音雜訊、以及 射頻訊號干擾。在發送端，使用反快速傅 利葉轉換來做調變器。因為在超高速數位 用戶迴路傳收機的標準中有五種不同的子 通道數量，為了可以五種都可以支援，所 以採用四級以二為基數，三級以八為基數 的架構的反快速傅利葉轉換。在接收端， 所使用的快速傅利葉轉換和發送端的反快 速傅利葉轉換一樣。除此之外，這個系統 採用一個參數節點的頻域等化器並且配合 Cyclic Prefix 來消除通道效應和預防符元 間的干擾。如果脈衝響應的長度長於所允 許最長 Cyclic Prefix 的長度，則用時域等 化器來將其脈衝響應的長度縮短來預防符 元間的干擾。同時，用時序回復電路來回 復正確的類比數位轉化器的取樣頻率。 關鍵詞 : 傳收機、VDSL、DMT AbstractIn this paper, a DMT (Discrete Multi-Tone) based VDSL (Very High Speed Digital Subscriber Lines) digital transceiver that can transfer 52Mbps data rate is proposed. The noise environment includes additive white gaussian noise (AWGN), Far-End Cross Talk (FEXT), Near-End Cross
Talk (NEXT), and Radio Frequency
Interference (RFI). In the transmitter, the Inverse Fast Fourier Transform (IFFT) is designed to modulate the data. There are five sizes of the tones in DMT based VDSL. In order to be compatible with these modes, the architecture that includes four radix-2 stages and three radix2/4/8 stages is proposed. In the receiver, the Fast Fourier Transform (FFT) that has the architecture the same as IFFT is employed to demodulate the incoming signals from channel. Besides, the Cyclic Prefix (CP) and Frequency Domain Equalizer (FEQ) are designed to combat the Inter Symbol Interference (ISI) effects. If the impulse response of the channel is larger than the maximum length of the cyclic prefix, the Time Domain Equalizer (TEQ) is used to shorten the impulse response of this kind of the channel. Mean while the timing recovery system is adopted to provide a stable sampling phase. Keywords: transceivers, VDSL, DMT 二、計劃緣由與目的 隨著網際網路在世界各地快速成長， 幹線網路已為光纖傳輸媒體之 SDH 系統所 取代，ATM 網路技術也扮演交換節點重要 角色，雖然使用 ADSL 可以提供比傳統語 音數據機數十倍之資料量，但由於互動式 多媒體的發展，現有的網路頻寬已不敷所 需。因此能提供高速寬頻服務需求，並且 使用者也能同時使用原有語音服務的超高 速數位用戶迴路技術(VDSL)，實為當前解
決之最佳方案，可望成為帶動多媒體寬頻 網路服務的明日之星。本計畫之目的在於 研究發展 DMT 傳收機的架構與其設計， 並且以超大型積體電路實現的觀點下各功 能方塊之規格訂定，以及傳收機系統整合。 三、結果與討論 圖一為所提出之 DMT-Based VDSL 傳 送機架構，資料以 Reed-Solomon code 來編 碼，之後，經由 interleaver 將資料打散，並 且送入 Inverse Fast Fourier Transform (IFFT) 來做調變，最後加入 cyclic prefix 來預防 ISI，而後由數位類比轉換器 (DAC)到類比 前端。圖二為接收機架構，資料由傳送機 送出後，經過 twisted pairs 通道而有所衰 減，並且會受到一些雜訊干擾，如交談干 擾，無線電波干擾和白雜訊。在接收端， 資料會經由類比前端以及類比數位轉換器 (ADC)將資料轉成數位資料，而後用 Fast Fourier Transform (FFT)來做解調，其架構 如圖三所示．之後，用一個頻域等化器 (FEQ)， 如圖六所示，來補償通道的衰減。 最後資料再經由 deinterleaver，decoder 來 解碼使資料還原。如果通道的脈波響應比 所加的 cyclic prefix 還要長，在解調之前必 須要有一個時域等化器 (TEQ)來將通道的 脈波響應縮短。其架構如圖四所示。並且 用 Shortening Signal-to-Noise Ratio (SSNR) 來量測其效能。由於在長通道所要達到的 資料量是 13Mbps，所以由圖七可知，當 SSNR 為 40.5dB 時 ， 資 料 量 可 以 達 到 16Mbps。圖八為 TEQ 的 SSNR 模擬結果。 當然，也可以用 TEQ 所要的結果來決定類 比數位轉換器 (ADC)要 12bits。圖九為其 模擬結果。除此之外，因為取樣頻率會有 誤 差 ， 所 以 必 須 用 一 個 時 序 回 復 電 路 (Timing Recovery) 來 還 原 正 確 的 取 樣 頻 率。其電路如圖五所示。圖十和圖十一分 別為當取樣頻率有正 200ppm 和負 200ppm 的誤差時，時序回復電路可以將其誤差補 償回來的結果。而圖十二和圖十三是由接 收端所回復的 256QAM 和 512QAM 星座 圖。 四、計畫成果自評 在本論文中，主要是在探討以離散多 載波為調變方式的超高速數位用戶迴路傳 收機系統。整個設計流程是先用 C 語言來 作系統模擬，而後將之修改成像硬體的 C 語言來作有限長度的模擬。再來是用硬體 語言 Verilog 來描述整個系統並和 C 語言做 個比對。在這個流程下，在短通道中下傳 可達到 54Mbps，在長通道中下傳可達到 16Mbps。並且在時序回復電路中可以達到 ±200ppm 的取樣頻率偏移補償。而時域等 化器則可達到 40.5dB 的縮短訊號雜訊比 (SSNR)而使資料傳輸率在長通道中下傳可 達到 16Mbps，其成果總結如表一所列。 五、參考文獻
[1] Working Group T1E1 (DSL Access), “ Very-high bit-rate Digital Subscriber
Lines (VDSL) Metallic Interface,
Part1:Functional Requirements and
Common Specification”, Vancouver,
Canada, August 14-18, 2000.
[2] Working Group T1E1 (DSL Access), “ Very-high bit-rate Digital Subscriber
Lines (VDSL) Metallic Interface,
Part3:Technical Specification of a
Multi-Carrier Modulation Transceiver”, Vancouver, Canada, August 14-18, 2000. [3] Cioffi, J.M.; Oksman, V.,“ Very High
Speed Digital Subscriber Lines” IEEE Communications Magazine, Vol. 37, pp. 72-79, April, 1999.
[4] Oksman, V.; Werner, J.-J., “ Single Carrier Modulation Technology for Very High-Speed Digital Subscriber Line” IEEE Communications Magazine, Vol. 38, pp. 82-89, May 2000.
[5] Lihong Jia, Youghong Gao, “ A New VLSI-Oriented FFT Algorithm and Imp-lementation” accepted by 11th Annual IEEE International ASIC Conference pp. 337-341 1998, September 1998.
[6] Chow, J.S.; Cioffi, J.M., “ Equalizer Training Algorithm for Multicarrier Modulation System”, IEEE International Conference on, Vol. 2, pp. 761-765, 1993.
[7] Chen, W. Y., “The Development and
Standardization of Asymmetri- cal
Digital Subscriber Line”, IEEE
Communications Magazine, Vol. 37, pp.68-72, May 1999.
[8] Chang, C.C., “ QAM Baseband VLSI System Design and Implementation for Digital CATV”, Taiwan, R.O.C., 2000. [9] Mestdagh, D.J.G. “Calculation of ADC
resolution for DMT modulation”, IEEE Electronics Letters, vol. 31, No16, pp1315-1316, August, 1995.
[10] Dr. Dennis J. Rauschmayer,
“ ADSL/VDSL PRINCIPLES: A
Practical and Precise Study of
Asymmetric Digital Subscriber Lines and Very High Speed Digital Subs- criber Line”, 1999 Interleaver IFFT RS Encoder TXdata DAC Adding Cyclic Prefix P/S Interface
Tx Filter DriverLine Transformer
To twisted-paired copper cable 圖一、傳送機架構圖 Timing Recovery FFT TEQ RFI
Canceller FEQ Deinterleaver Decoder ADC Removing Cyclic Prefix S/P AGC RXdata Data output 圖二、接收機架構圖 Radix-2 Radix-2 Radix-2 Radix-2 Control Unit
Radix-2/4/8 Radix-2/4/8 Radix-2/4/8
Input Output 4096 2048 1024 512 448 56 7 Mode 5 Mode 4 Mode 3 Mode 2 Mode 1 圖三、快速傳立葉轉換架構 delay k x hk wk k b k e k n k y + − + + 圖四、時率等化器架構圖 Phase Detector DAC LF VCO input To ADC 圖五、取樣誤差鎖定迴路
⊗
Tap0 Coefficient Decision⊕
⊗
Tap1 Coefficient Tap(N/2-2) Coefficient⊗
Tap(N/2-1) Coefficient⊗
Decision⊕
Decision⊕
Decision⊕
0 E 1 E 2 2 / − N E 1 2 / − N E L M S L M S L M S L M S Complex multiplier Complex multiplier Complex multiplier Complex multiplier FFT . . . 圖六、頻率等化器架構圖 0 5 10 15 20 25 30 35 40 39 39.5 40 40.5 41 41.5 42 42.5 圖七、所須的 SSNR 估計結果圖八、時域等化器的 SSNR 估計結果 37 38 39 40 41 7 8 9 10 11 12 13 14 圖九、類比數位轉換器估計結果 圖十、取樣誤差為 200ppm 時的補償結果 圖十一、取樣誤差為負 200ppm 的補償結果 圖十二、經頻域等化器後之 256 星座圖 圖十三、經頻域等化器後之 512 星座圖 表一 成果總結 Error Probability 13Mbps Data Rate 54Mbps 16Mbps 52Mbps Achieved Spec
Short Channel Long Channel Short Channel Long Channel
5sec
Warm Start 1.5sec 1.75sec 5sec
7 10− 7 10−7 10− 9 10 8× − 9 10 8× −
