動態光罩技術製作新型TFT結構及微光學元件研發

行政院國家科學委員會專題研究計畫 成果報告

動態光罩技術製作新型 TFT 結構及微光學元件研發(第 3 年)

研究成果報告(完整版)

計 畫 類 別 ： 個別型

計 畫 編 號 ： NSC 96-2221-E-011-140-MY3

執 行 期 間 ： 98 年 08 月 01 日至 99 年 07 月 31 日 執 行 單 位 ： 國立臺灣科技大學機械工程系

計 畫 主 持 人 ： 鄧昭瑞

計畫參與人員： 碩士班研究生-兼任助理人員：方偉凱 碩士班研究生-兼任助理人員：邱婉玲 碩士班研究生-兼任助理人員：藍國瑋 碩士班研究生-兼任助理人員：吳柏慶 碩士班研究生-兼任助理人員：蒲鑫達 碩士班研究生-兼任助理人員：郭嘉儀 博士班研究生-兼任助理人員：黃奕翔

報 告 附 件 ： 出席國際會議研究心得報告及發表論文

處 理 方 式 ： 本計畫涉及專利或其他智慧財產權，2 年後可公開查詢

中 華 民 國 99 年 10 月 07 日

行政院國家科學委員會補助專題研究計畫 ▓ 成 果 報 告

□期中進度報告 動態光罩技術製作新型 TFT 結構及微光學元件研發

計畫類別： ▓ 個別型計畫 □整合型計畫 計畫編號： NSC 95-2218-E-011-010

執行期間： 98 年 08 月 01 日至 99 年 07 月 31 日

計畫主持人：鄧昭瑞 教授 協同計畫主持人：張復瑜 教授

計畫參與人員：黃奕翔、方偉凱、邱婉玲

成果報告類型(依經費核定清單規定繳交)：□精簡報告 ▓ 完整報告

本成果報告包括以下應繳交之附件：

□赴國外出差或研習心得報告一份

□赴大陸地區出差或研習心得報告一份

▓ 出席國際學術會議心得報告及發表之論文各一份

□國際合作研究計畫國外研究報告書一份

處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、列 管計畫及下列情形者外，得立即公開查詢

▓ 涉及專利或其他智慧財產權，□一年 ▓ 二年後可公開查詢

執行單位：國立台灣科技大學機械系

中 華 民 國 九十九 年 七 月 三十一 日

目 錄

1. 中英文摘要………..……….III

2. 前言與研究目的………..………..1

3. 各年研究方法與結果討論………2

4. 結論………..22

5. 參考文獻與附錄………..23

行政院國家科學委員會專題研究計畫成果報告

動態光罩技術製作新型 TFT 結構及微光學元件研發

計畫編號：NSC 96-2221-E-011-040 執行期限：98 年 8 月 1 日至 99 年 7 月 31 日 主持人：鄭正元 教授 國立台灣科技大學

E-Mail: [email protected]

一、中文摘要

本計畫旨在運用動態光罩技術於製作出新型薄膜電晶體(Thin Film Transistor ,TFT)結構及 微光學元件(Micro-Opctal device)。動態光罩，顧名思義為可以隨著時間改變而改變的光罩，

運用此動態光罩技術，主要是期望僅運用一片動態光罩，即能夠製作出傳統半導體製程中，

需要多片之傳統光罩才能製作出複雜的三維立體結構，以期達到縮短更換光罩時間與大量節 省需要多片傳統光罩的成本。並配合電鑄技術，製作高強度之金屬模具，進而製作出高精度、

低成本微光學元件模具，落實微小立體元件的製作與應用。另外將動態光罩技術延伸應用於 TFT 製程中，期望能藉由動態光罩不需額外開發光罩成本的技術，來製作閘極包覆通道層的 TFT 立體結構，由於此TFT 結構的通道層的長度就是鍍膜的厚度，二維與三維 TFT 最大之 差別為對傳統TFT 結構而言，通道層的長度縮短了很多，因此更可以大幅提升TFT 之電性品 質，且源極(source)與集極(drain)方向為垂直方向，可以有效縮小TFT 的橫向尺寸，增加開口 率，並且達到低操作電壓、高電流增益、高操作速度等優良之電性品質。

關鍵詞： 動態光罩、TFT、微光學元件

The main purpose of this paper is New Type Thin Film and micro optical device. Fabricated by DMD Maskless photolithography system, This plan will utilize the dynamic mask technology to manufacture the 3D micro optical device. Dynamic mask is mask which changes along with the time change, mainly the expectation only utilizes one dynamic mask, Manufactures in the traditional semiconductor system regulation, needs many piece of traditional mask to be able to manufacture complex 3D Part achieves the reduction by the time to trade the mask the time and the reduce needs the cost which many piece of traditional mask, and coordinates the electroforming technology, manufactures the high strength metal mold, then manufactures the high accuracy, the low cost micro optical device mold, carries out the small 3D part's manufacture and the application.

Moreover the dynamic mask technology to extend applies in the TFT system, expected that the dynamic mask does not need the extra development mask the cost, manufactures the floodgate extremely gable channel level the TFT spatial structure, because this TFT structure's channel length is coating's thickness, 2D and 3D the TFT biggest difference for Electric properties of the

traditional TFT structure, the channel length reduced many, therefore may promote

telecommunication of quality largely the TFT, and source (source) and the collector (drain) direction is the vertical direction, may reduce TFT effectively the crosswise size, increases the aperture, and achieves the low control voltage, the high electric currentGain, high operating speed and good electrical quality.

Keyword：Dynamic mask、TFT、Micro-Opctal device

二、前言與研究目的

自 1988 年第一台快速原型機問世後，整個快速原型製造技術，已由單純雷射照射光樹脂 硬化成型，慢慢發展出許多不同形式的成型方式如噴嘴及雷射粉末燒結..等等，但仍是以光照 射硬化成型為其大宗；在光照射硬化成型技術中可分為點光源照射與面光源照射，在點光源 成型技術(如 SLA system)最大的優點是可獲得較佳的精度，但是相對的有著加工速度慢的缺 點；而在本校發展之面光源成型技術中(如 DMPC、MSI)，其優點即是每層的加工時間很短，

但因為所使用之光波長為 400nm~700nm 所組成之白光光源所產生之色像差，以及所使用之光 學成像元件 Lens 的球面像差等等，導致最後的成像面之邊緣模糊，因此成型精度不如點光源 成型技術。

在現今半導體產業中所使用之微影技術即是面光源成型技術，由於其所使用之光源為單 一波段且波長較短之紫外光，因此可以減低色像差的產生，而獲得較高的加工精度。但是 MEMS 運用微影技術於製作 3D 的微小元件，就必須使用到許多道次的 Mask 光罩，而光罩的 製作必須送交專門的光罩製作公司，其必須等待漫長的光罩交貨時間及昂貴的光罩製作價 格；並且在每一個道次的光罩的 Loading 都必須要經過精準的對位，因此在無形中增加了產 品的製作成本。

由於 TFT-LCD TV[6-10]是現今面板產業的主流趨勢，大尺寸面板亦是各家企業爭相發展 的目標。但大尺寸面板的相關製程亦相對變的複雜，尤其是製作 TFT Array 時，光罩的尺寸 也須變大並配合位移的製程，達到大尺寸面板的曝光加工。然而現今面板業所需達到的目標 就是減少光罩的道次，才能大幅的降低成本。

本計畫的主題為運用面光源快速原型技術之動態光罩[1-5]結合半導體製程於製作新式薄 膜電晶體。先前本實驗室已成功運用動態光罩技術於開發快速原型 (Rapid Prototyping , RP)[11-13]系統，而快速原型的目的乃是解決複雜 3D 元件所需開發模具的困難性。然而在半 導體微機電製程中，光罩也是屬於模具的一種(定義圖案)，因此本計劃將運用動態光罩技術 來製作 3D 微機件元件。所謂動態光罩顧名思義極為可隨著時間改變而改變的光罩，故節省 傳統光罩之對位時間，是其一優點，研究主要貢獻是期望利用一片動態光罩取代傳統 MEMS 製程中需要多片高價位的傳統光罩和傳統灰階光罩才能製作出複雜的 3D 結構，以期達到縮 短更換光罩之時間與大量節省需要多片傳統光罩的成本。以及運用填補支撐材料的層加工方 式，製作出微小 3D 元件，並配合電鑄鎳，製作強度較高的金屬模具，進而製作出可致動的 機械機構，落實微小 3D 元件的製作與應用，期望達到可快速量產化的需求，使其可以運用 在光電產業關鍵元件的製作。

另外本研究將動態光罩技術運用於 TFT 的製作上，因現今 TFT LCD 的製作是朝向大面 板尺寸發展，因此光罩的成本也隨之增加。有鑑於此，本研究利用動態光罩的技術，可降低 製程所需的成本。另外提出利用動態光罩技術建構立體結構的特性，配合鍍膜與蝕刻製程上 的改良，以減少製作 TFT 所需光罩的道次。另外本計劃也將設計出立體結構的 TFT 元件，期 望可以提高 TFT 效率。後期將會往大面積投影的技術發展，期望能達到大面積尺寸的面板。

如前所述，現今 MEMS 或 IC Photolithograph 製程需使用多數量的 Mask 去達到 3D 元件

或有著不同各層特徵的製作。若是此元件並非大量生產時，如此大費周章的製作一整套

Mask，那麼便大大的提高了此一元件的製作成本，導致此一元件開發無疾而終。

本研究所進行之動態面光罩結合半導體技術於製作 3D 微小元件之研究，雖不如半導體 產業所使用之石英 Mask 有著很高的對比度及精度，但是動態光罩在經過光學的聚焦過後，

其精度應用於 MEMS 製作微小元件應可符合精度需求。因此，本計畫將以取代多道次且昂貴 的 Mask 運用在 MEMS 技術與薄膜電晶體(TFT)中；除了可以滿足學術研究方面用於減少 Mask 耗材之消耗經費，亦可提供研發單位減少各種微元件初期設計研發之成本，加速產品設計開 發速度，提升國內在關鍵微元件方面技術與提升國際競爭力。

三、成果與討論 第一年：

依計畫設計之曝光系統架構完成，

(1)先將顯微鏡微影系統與半導體製程中 I-line UV(365 nm)光源曝光整合，並設計其光學 路徑，減少因漏光的情形造成光能量降低，造成曝光時間過長，並測試其製程參數與精度。

圖 1 為設計系統實體圖，並測試成像結果，成像圖形如圖 2 所示。

圖1、系統實體圖

圖2、曝光後成像圖型

其曝光測試能量為 240μW/cm2，最小線寬 4.5μm，曝光時間為 30 秒，測試期間其 DLP 內 部之 DMD 元件是可耐此波段之 UV 光，但因積分柱會吸收大部份的 UV 光，故將此光學元 件拆除，利用可承受紫外光之鏡組代替之。

(2)完成顯微鏡微影系統與曝光光源系統整體之架構。完成 DMD 經 UV 光照射後之成形性研 究，完成動態光罩之控制介面。目前已完成整體初步之架構，並已成像曝光效果如圖 3 所示。

I-line UV DLP

光罩圖案 顯微鏡

精密平台

圖3、UV光阻曝光後之成像

由於曝光時會有光均勻度之問題，原始 DLP 光均勻度為 85%，而光不均勻會加劇光駐波 效應及光繞射現象對光阻的影響，造成光罩定義區域的變形，影響 DMD 無光罩微影系統的 精度。針對 DMD 無光罩微影系統光均勻度部份進行測試，以及利用灰階補償的方法，來提 升 DMD 無光罩微影系統的精度。測試的結果如圖 4 所示，A-H 分別為曝光時間 1 至 8 秒。

由圖可知光不均勻會對光阻的影響，在光源較強的區域中，因為曝光能量較強，造成光阻因 駐波現象及光繞射現象而過度被顯影，影響光阻的定義區域，造成 pattern 定義時的變形，因 此對整個系統的精度及解析度有莫大的影響。利用灰階補償來解決 DMD 無光罩微影系統光 不均勻問題，依之前測試的結果，進行各區域的補償。首先依據各區域光能量相近的部份定 義為同一灰階，共分 8 灰階，再利用 PhotoImpact 將各灰階堆疊起來，灰階程度較低的區域在 堆疊在上，如此可以較均勻的補償需補償的部份。再經由反覆實驗測試，去定義各灰階程度。

灰階光罩補償的結果，經過灰階光罩補償後，pattern 中各區域均勻度可大幅度的改善，

而因 pattern 中各區域均勻度的改善，可以更精確的定義 pattern 形狀，使變形量變小且可達一

致性的變形，如圖 5 為 200X 倍率，因輸入光罩為黑白各 5pixel，由圖中可得知，光阻未被

蝕刻部分約等於光阻被蝕刻部分，所以利用灰階光罩補償可以將整個 DMD 無光罩微影系統

的變形量控制到最小，有助於提升整個 DMD 無光罩微影系統微影的曝光品質及解析度。

圖 4、DMD 無光罩微影系統光均勻度測試結果

圖 5、灰階光罩補償結果(200X 倍率) (3)完成此系統之 UV 光源對光阻之成型效應研究。

由圖 3 可知，雖然可以成像但其表面成形性尚不為相當好之圖形，將會再利用更適合之 光阻將其更佳之成形性呈現出來。

(4) 完成簡易型 TFT 並量測其電性。

圖 6 為簡易型 TFT 詳細製程流程圖，首先清洗完 wafer 後，利用 PECVD 沉積一層 200nm

的 SiO2 當閘極絕緣層，所示，接著用濺鍍機沉積一層約 90nm 的 α-Si，並利用 DMD 無光罩

微影系統進行黃光微影製程，定義出 Source 及 Drain 區域，再以非晶矽蝕刻液蝕刻 α-Si；接

著以蒸鍍機進行蒸鍍鋁電極，之後以黃光定義出電極區域，並利用 100℃的磷酸進行蝕刻，

最後氫化一小時，並量測 TFT 電性，而之所以稱為簡易型 TFT，主要是因為整個製程只需動 用到兩道光罩即可完成一個 TFT 元件。簡易型 TFT 元件的製作過程中，僅需用到兩道光罩 便可完成一個 TFT 元件，圖 7 為簡易型 TFT 第一道光罩與第二道光罩圖。Mask 1 的主要 目的是定義出源極、汲極以及通道層的區域，本研究將源極與汲極的光罩大小設計為 150 pixel 的正方形，而在源極與汲極之間的導線即為通道層，而通道層的設計寬度為 60 pixel、長度 為 100 pixel。Mask 2 主要的目的為定義鋁電極的區域，因此形狀的大小可不用特別設計，僅 需將尺寸大小控制於第一道光罩中的四點位置內即可，其大小為 100 pixel。光罩四周的十字 圖形則是光學對位中用來判斷的對位鍵，背景為灰階補償的依據。

圖 6、簡易型 TFT 詳細製程流程圖

mask 1 mask 2 圖 7、簡易型 TFT 光罩圖

圖 8 為整個製程完成後的實體圖，可由圖片中可清楚看到蝕刻後 α-Si 與 Al 顏色上的差

異，圖 9 為簡易型 TFT 經由 Stylus Profiler 量測的結果，由圖中可得知 α-Si 膜厚約 85nm，鋁

電極膜厚約 40nm(越薄代表裡面所含雜質的機會越小，有利於電性量測)，鋁電極長度約

67μm(點資料為 412.9 至 480.12)，在尺寸方面，所規劃的鋁電極區域為 100 pixel，兩者符合

第三章所提到的光罩大小和實際大小關係。而在通道層的尺寸規劃長度為 100 pixel、寬為 60 pixel，實際大小也約為 67μm 及 40μm。

圖 8、TFT 實體圖

圖 9、簡易型 TFT Stylus Profiler 量測結果

簡易型 TFT 是利用不同結構的膜製程的元件，而不同薄膜之介面附著力不同，故容易在 介面處產生缺陷，造成移動的電荷被捕抓，不利於導通 Id 電流流動，故必須利用氫化來解決 此一問題；氫原子可以補空懸鍵，以提高電子移動率。經過氫化後量測 Vg-Id 的特性曲線圖，

如圖 10 所示，其中 VD 為 20 V，Vs 為接地，由圖中可清楚看出有明顯的開關特性曲線。

圖 10、簡易型 TFT 開關特性圖

提高元件的工作效率以及晶圓上的密集度已是必然趨勢，除了改善材料特性來提升電性

外，亦可改變電晶體的結構。

第二年：

完成鍍膜參數的建立，確保鍍膜品質的優良。設計出完整的立體結構薄膜電晶體製程規 劃以及精準的製程參數，並進行電性量測。

圖 11 為垂直 TFT 元件立體結構實體示意圖。圖 12 為其結構流程圖。試片清洗完畢後，

利用熱蒸鍍機沈積 Al 當作所需之電極，如圖 12 (a)，接著利用 PECVE 沈積 SiO

，如圖 12 (b)，

在沈積 SiO

時利用清洗過後的 wafer 遮蔽一小部分的鋁電極，不讓此區域沈積 SiO

，以當作 電極的接地，而沈積 SiO

的 wafer 則可當作之後蝕刻條件的依據(SiO

為親水性材料，wafer 則具有疏水性，可依此來抓蝕刻參數，加以控制蝕刻時間)，以 mask i 微影製程定義膜厚的區 域，並且加以控制蝕刻的時間蝕刻一部分的 SiO

，如圖 12 (c)，mask ii 微影定義出另一層之 膜厚區域，並控制蝕刻時間來完成欲加工不同膜厚的製程，如圖 12(d)，最後利用熱蒸鍍機沈 積 Al，並微影蝕刻定義出電極區域，如圖 12 (e)。而表 1 為整個的製程參數。

圖 11、垂直 TFT 元件立體結構實體示意圖 表 1、不同膜厚絕緣層製程參數

圖 12、不同膜厚絕緣層的結構流程圖

製作的過程中，需要用到三道光罩來完成不同膜厚絕緣層的結構，三道光罩圖分別置於 圖 12，mask i 及 mask ii 僅定義欲製作不同膜厚絕緣層的區域，故不需做特別的設計，而 mask

mask ii

mask iii mask i

iii 為定義電極區域面積，而電極區域面積若太大會增加雜質附著的機會，影響 I-V 電流量測 時的誤差，但若電極區域面積太小則會有不易下量測探針的問題，考慮以上原因，故將第三 道光罩設計為 200pixel 的圓形。

(2) 完成加工製程次序及製程參數之規劃 。圖 13 為立體結構薄膜電晶體的製程步驟。

圖13、垂直結構TFT的製程流程圖

垂直結構 TFT 元件的製作過程需用到五道光罩，圖 14 所示為垂直結構 TFT 元件的五道 光罩。Mask 1 是定義出 TFT 的作動區域，包含源極、集極以及通道層，本研究將此區域大小 設計為 150 pixel。Mask 2 及 Mask 3 的目的是為讓量測探針能接觸到源極，因此需將 Mask 1 所定義的作動區域遮蔽避免蝕刻，留下欲讓探針接觸的區域進行蝕刻的動作。Mask 4 要定義 出閘極區域，本研究將閘極設計成環繞通道層的方式，為了能讓量測探針可接觸到閘極且不 破壞結構，因此本研究設計一個量測區域，方便探針接觸進行量測。Mask 4 的目的是定義出 contact hole，可讓量測探針接觸到源極與集極的地方進行量測。

圖 14、 垂直結構 TFT 元件五道光罩圖

圖15、垂直結構TFT元件結構流程圖

垂直結構 TFT 元件其結構流程如圖 15(a) - (h) 所示，首先將試片清洗完成後，使用熱 蒸鍍機以及濺鍍機連續沉積 Al 、α-Si 、Al 三層材料，如圖 15 (a) 所示。而連續沉積的目的 為節省光罩數目，另一方面可避免對位時造成的差異。連續沈積完後，利用微影製程定義 TFT 作動區域，首先以磷酸蝕刻 Al，之後α-Si 的蝕刻是利用 RIE 機台來進行，若使用濕式蝕刻 的方式，其非晶矽蝕刻液的組合成分為硝酸、醋酸、氫氟酸，這些酸液也會對 Al 造成側向蝕 刻的效果，這將對側邊的結構造成破壞。而利用 RIE 來蝕刻，不僅不會破壞 Al 側邊的結構，

也因為其蝕刻機制為非等向性，因此可避免側向蝕刻的問題，也可蝕刻出垂直的通道層結構，

如圖 15 (b)所示。而蝕刻出 TFT 作動區域後，為了將 Source 電極放大以利於探針量測，因此 利用第二道及第三道光罩定義出電極區域，如圖(c)及(d)。接著使用 PECVD 沉積出厚度為的 SiO

作為閘極絕緣膜，以及使用熱蒸鍍沉積的 Al 作為閘極，如圖 15(e)。之後用磷酸蝕刻出 閘極區域，如圖 15 (f) 。以及用 BOE HF 蝕刻 SiO

，定義出 contact hole 如圖 15 (g)，圖 15 (h) 為完整的結構構造。最後氫化並量測電性。表 2 為垂直結構 TFT 黃光參數。

mask i xc

圖 16、垂直 TFT 立體結構示意圖 表2、垂直結構TFT黃光參數

圖 17 所示為第一道光罩蝕刻後的實體圖。蝕刻出 TFT 作動區域後，為了讓量測探針能接 觸到源極，因此須多一道光罩製程將源極量測點定義出來，圖 18 為第二道光罩蝕刻定義的區 域，圖 19 為第三道光罩未經蝕刻前所定義的區域，而控制蝕刻時間則可完成欲放大電極的製 程。接著使用 PECVD 以及熱蒸鍍的方式連續沉積出閘極絕緣膜 SiO

以及 Al 作為閘極，並用 第四道光罩蝕刻出閘極區域，而第五道光罩為定義 contact hole 區域，目的是為了能讓量測探 針接觸到源極與集極，而完成的垂直結構 TFT 實體圖如圖 20，最後為氫化並量測 TFT 的 I-V 特性曲線圖。

圖17、 Mask 1定義TFT作動區域實體圖

圖18、 Mask 2蝕刻定義source量測區域

圖19、 Mask 3定義source量測區域 (未去光阻、去蝕刻)

圖20、完成垂直結構TFT實體圖

由於本實驗所製作的垂直結構 TFT 元件，直接用 Al 做為源極與集極的材料，中間的 α-Si 為通道層。因此在沒有摻雜情況下，通道層屬於本質半導體，其原理跟簡易型 TFT 類似，只 是結構變成為垂直式結構。完成垂直結構 TFT 製程後，利用 Agilent E5270B 來量測 TFT 元 件電性，所量測出來的 VG-ID 如圖 21 所示。著將針對所量測出來的 VG-IG 進行討論，如圖 22 所示。由 VG-ID、VG-IG 兩圖中得知，VG 相同時，ID 及 IG 有大約相同且差正負號的數 值(代表電流大小相同，只是電流方向不同)，而 VG 逐漸加到和 VD 一樣的 2V，則有最小的 ID 值出現，且 VG＞VD 時，ID 由正變負，IG 值由負變正。

圖21垂直結構TFT VG-ID圖

圖22、垂直結構TFT VG-IG圖

本研究所製作的垂直 TFT 並不是一般經過摻雜過的電晶體，而是利用鋁來定義 Source 及 Drain 的區域，這樣會造成 Gate、Source 及 Drain 皆為鋁所沉積而成，和一般的垂直 TFT 有所差異，而垂直結構 TFT 都會有 Gate 和 Source、Drain 的 overlap 問題產生。故本研究針 對兩層鋁中間沈積絕緣層(SiO

)進行研究分析，並探討垂直 TFT 漏電流的情形。

首先將清洗完畢的玻璃試片利用熱蒸鍍機沉積一層鋁當作電極接地，然後利用 PECVD 沈積一層約 160 nm 的 SiO

，最後直接進行熱蒸鍍鋁的步驟，在這過程中，試片是採用直接遮 罩(mask)使鋁電極圖案化，成為直徑 200 μm 的圓形陣列，圖 23 為製作完成的實體圖，接著 利用 Agilent E5270B 進行 I-V 電性量測，量測結果如表 1，為了去瞭解 SiO

絕緣品質的好壞，

故需將絕緣層的膜厚以及電極接觸面積等因素去除，所以必須將 I-V 換算成 J-E(J 為電流密 度，單位為 A/cm2；E 為電場強度，單位為 V/cm)。一般決定絕緣性質好壞的兩個重大依據為 崩潰電場(breakdown electric field)及電阻率(Resistivity)。崩潰電場的定義為電流密度 1 μA/cm2 時所對應的的電場強度，而崩潰電場的提升，代表絕緣膜能承受的耐電壓能力的增加；電阻 率的定義為電場強度 1 MV/cm 對應電流密度經換算的電阻率，而電阻率的提升，則代表漏電 流下降。

圖23、直接遮罩方式形成的電極(最小區域200μm)

Ig(A)

表3、兩電極中沉積160 nm SiO2 I-V 電性量測 VG(V) IG(A) VG(V

) IG(A) VG(V) IG(A) 0.00E+

00

7.50E- 14

6.67E +00

1.17E- 10

1.33E+

01

2.18E- 10 6.67E+

00

1.51E- 12

7.33E +00

1.28E- 10

1.40E+

01

2.44E- 10 1.33E+

00

5.64E- 12

8.00E +00

1.34E- 10

1.47E+

01

2.57E- 10 2.00E+

00

1.25E- 11

8.67E +00

1.40E- 10

1.53E+

01

2.80E- 10 2.67E+

00

2.48E- 11

9.33E +00

1.46E- 10

1.60E+

01

2.87E- 10 3.33E+

00

3.41E- 11

1.00E +01

1.52E- 10

1.67E+

01

3.30E- 10 4.00E+

00

5.10E- 11

1.07E +01

1.58E- 10

1.73E+

01

3.22E- 10 4.67E+

00

5.93E- 11

1.13E +01

1.68E- 10

1.80E+

01

3.40E- 10 5.33E+

00

7.34E- 11

1.20E +01

1.85E- 10

1.87E+

01

3.80E- 10 6.00E+

00

1.03E- 10

1.27E +01

2.04E- 10

1.93E+

01

4.19E- 10 2.00E+

01

4.56E- 10

I

1.00E-10 1.00E-09 1.00E-08 1.00E-07 1.00E-06 1.00E-05 1.00E-04 1.00E-03 1.00E-02 1.00E-01 1.00E+00

0.00E+00 2.00E+05 4.00E+05 6.00E+05 8.00E+05 1.00E+06 1.20E+06 1.40E+06 1.60E+06 1.80E+06

電場強度(V/cm)

電流密度(A/cm^2)

圖 24、直接遮蔽式電流密度及電場強度關係圖

經換算之後的 J–E 關係如圖 24 所示，電流密度 1μA/cm

時所對應的的電場強度約為

1.40MV/cm，電場強度 1MV/cm 時的電阻率約為 1.68×1012Ω-cm。而一般適用於閘極介電層

的崩潰電場為 4－12MV/cm，電阻率為 3.5－8×1013Ω-cm，故理解本研究所製作的垂直結構

TFT 會有因漏電流過大而造成閘極絕緣層電場崩潰的問題。(5) 完成 DMD 在 UV 光源下之使

用壽命與經濟考量評估。DMD 在 UV 光源實驗 1000 小時下仍然可以達到使用壽命與經濟考

量的條件。

第三年：

本研究用 DMD 為動態光罩產生器，利用其光罩圖形可變的特性，模擬灰階光罩。一般 灰階光罩的慨念，無不利用其光罩灰階的特性，使光透過不同灰階度下，得到不同的穿透能 量，進而對光阻曝光，這當中曝光時間是個相當的重要參數。

J=W×S………(1)

如上式，光阻是否產生反應，取決於單位時間內(S)所吸收的總能量大小(J)；同理，若要使光 阻產生灰階的特性，除了光的能量強弱(W)，亦可從曝光時間的不同來控制，這正是本研究所 著重的特色。

本研究所採用的是一般的商用投影機，只能達到 True Color 的境界，所以 BPWM 訊號只 有八位元 256 個灰階值。如圖 25(a)所示，假設光罩圖樣是一條由亮到暗的線，線的長度為 4 個 DMD pixel，故其灰階值由亮到暗分別為 255、170、85、0，灰階的遞減值為(256-4)/(4-1)=85。

倘若線長度為 5 個 pixel，如圖 25(b)所示，其理想的灰階遞減值為(256-5)/(5-1)=62.75，並非 整數，所以兩相鄰 pixel 灰階值的差值就無規律性，只能完全由 DMD 的控制 IC 所掌控，這 對已有眾多變數的微影製程，無疑的增加一大負擔。

灰階值 0 5 170 255 (a)

灰階值 0 未知 未知 未知 255 (b)

圖 25、(a)當 pixel 數為整數的情況時，各 pixel 的灰階值可得知。

(b)當 pixel 數為非整數的情況時，各 pixel 的灰階值無法得知。

根據公式(1)，對於光阻吸收能量的多寡，曝光時間也是一個可控制的參數。因此實驗可 由原本無法嚴謹控制的灰階值，轉成可簡單掌控的曝光時間。如圖 26 所示，藉由在不同時間 下，光罩圖形所產生的變化，來讓各個位置的光阻達到不同能量的累積，產生灰階的效果。

不同於只用有限的灰階值來產生的灰階式光罩，此漸進式光罩利用時間的可無限分割性和可 控制性，來產生更多更容易控制的「灰階」，這也是本研究採用漸進式光罩的主因。

若配合透明光阻，則曝光能量會由下而上累積，而且由於光源非平行光，所以會有光波能量 散開的現象，且未吸收的光能亦可能轉為熱，使光阻發生熱熔的反應，故曝光顯影後的圖形

理論上可得階梯(step)現象不嚴重的凸微透鏡。圖 26、漸進式光罩加工示意圖。

圖 26、漸進式光罩加工示意圖

本研究所研發的人機介面，是用 Visual Basic 程式語言撰寫，如圖 27 所示，曝光模式分 為「一般」和「漸進」兩種，在「一般」的模式下，光罩產生模式如傳統的光罩一樣，無動 態也無灰階的變化，只有全亮和全暗的區別，因此能製作微圓柱陣列。而「漸進」的模式如 先前所說，是採用光罩漸開的模式，每次展開一個 Pixel，如此便能達到灰階的效果製而製作 微透鏡陣列，圖 28 為曝光電鑄流程。

圖 27、人機介面示意圖

圖 28 為曝光電鑄流程

陣列的個數也可藉由人機介面輸入，而圓半徑(unit:Pixel)的遞減值更可在同一次曝光下製 作出不同圓半徑特徵，給予遞減值和最大圓半徑後，程式會自動計算出最小圓的半徑，若還 知道光學系統中鏡組的放大倍率和投射面積，更可把實際所得的圓半徑是多少 mm 算出，省 去人工換算的時間，在進階模式中，更可依使用者自訂起點和兩圓心的間距，或者由軟體主 動計算最佳值，使用上極具彈性。

在本研究之初，由於動態光罩之人機介面尚未完成，故本系統的光罩是利用 AutoCAD 繪 圖，如圖 29 所示為本系統之微影結果，其光罩圖樣是微圓柱，微尺一刻度 20μm，軟烤藉由 Hot plate 來加熱，表面有格子狀特徵則是 DMD 的 pixel。

系統評估

電鑄

系統改良 光阻塗佈

軟烤

動態光罩系統曝光

顯影

成品評估 光阻回溫 動態光罩微影系統

更改參數

NO NO

YES

YES

表 4、微圓柱加工參數 光罩圖

樣

軟烤 (100

℃)

曝光 時間

顯影 時間

理論 半徑

實際 半徑

微圓柱 5min 10mi

n 8min 1.44m m

1.58m m

圖 29、微圓柱圖

由於光罩圖樣是直接由 AutoCAD 產生，AutoCAD 對於圓的表現不甚理想，所以成品的邊緣 不夠圓滑，而且此系統雖已有加光圈，但鏡頭的漏光現象仍無法根治，對比度也因而下降。

雖能投射出角線約 6cm 的大面積，但能量不夠集中，曝光時間高達 10 分鐘，軟烤時間太長 導致顯影時間相對增加。

如圖 30 所示為 DLP 透過目鏡 10X，物鏡 5X 微影後的結果，其光罩圖形採所有 pixel 全開的 方式，如此可知在此倍率下可投射出的成像總面積大小為 1.53×1.15mm

，故本系統的理論解 析度為 1.5μm。

圖 30、成像總面積

礙於眾多參數環環相扣的考量，本研究先將 DLP 亮度調至最低，將曝光時間的影響降低至最

小，再針對軟烤和顯影時間的參數做變化，終於有了最佳的實驗結果，圖 31 所示是在 DLP

亮度最低的狀況，用動態光罩之人機介面的一般模式曝光，圓半徑為 90 pixel。

圖 31、微圓柱陣列 表 5、微圓柱陣列加工參數 曝光

模式

軟烤 (100℃)

曝光 時間

顯影

時間 理論半徑 實際半 徑 4×4

微圓 柱

1min

375~

450 sec

3min 67.5μm 71μm

本研究利用動態光罩製作微透鏡陣列，為了達到量產化的訴求，勢必要有模具的輔助才可。

本研究利用 LIGA-like 技術，將微影完成的微透鏡特徵，藉由電鑄 Ni 的方式，將特徵圖樣翻 印在強度夠的金屬模具上。電鍍扮演著對金屬或非金屬表面提供美觀、防護、特殊表面性質 的功能，而電鑄則扮演著機械或工程性質等機能，所謂電鍍是將陽極(所欲電鍍之金屬材料) 和陰極(所欲被電鍍之物件)浸在所希望鍍上的金屬電解液中，並外加電源使電流通過，造成 物件表面產生一層密著性極佳之金屬皮膜的方法，進而改變物體表面之特性或尺寸。在陽極 進行氧化反應，將陽極金屬溶解，在陰極進行還原反應，將鍍液中或陽極所溶解的離子在陰 極析出，而電鑄亦是如此。圖 32 為電鑄系統架構圖。

圖 32、電鑄系統架構圖

本研究用氨基磺酸鎳（nickel sulfamate, Ni(NH2SO3)2．4H2O），此鎳電鑄浴具有下列優點：

(1)鑄層內應力低，機械性質佳；(2)沉積速率快；(3)均勻電著性。如表 6 所示為本系統使用之

鎳電鑄操作條件。為了使電鑄結構達到所需的品質，除了控制鑄液的 pH、溫度、鎳金屬鹽濃

度及選擇適當的電流密度外，亦須控制緩衝鑄液 pH 變化的硼酸濃度，及添加應力調整劑以 降低鑄層內力。另外為增進電鑄液與光阻結構間的親和性，促使電鑄液能進入深窄孔道，溼 潤平整劑的添加亦不可避免。溼潤平整劑可降低電鑄液的表面張力，使陰極產生之氫氣與氫 氧化物膠體不易附著於鑄層表面，減低鑄層產生針孔及凹洞的機會，故又稱為針孔抑制劑。

表 6、電鑄浴操作條件

作 業 條 件 使 用 範 圍 最 適 條 件 陰 極 電 流 密 度

陽 極 電 流 密 度 浴溫

1 ~ 10 A/dm

1 ~ 5 A/dm₂ 38~ 55 ℃ 3.5~4.4

2 ~ 5 A/dm₂ 3 A/dm₂ 40~48 ℃ 4.0

攪拌過濾 噴流攪動、 連續過濾

將 DLP 亮度調至最高的狀態下，用漸進式光罩所加工的微透鏡陣列，圓半徑為 100 pixel 如圖 33 所示，表 7 為漸進式微透鏡曝光參數。

表 7、漸進式微透鏡曝光參數 曝光

模式

軟烤 (100℃)

曝光 時間

顯影

時間 理論半徑 實際半 徑 漸進

式 微透

鏡

1min 160

sec 3min 155μm 144μm

圖 33、微透鏡陣列

圖 34、微透鏡放大圖

圖35、單個微透鏡表面輪廓儀量測圖

圖34為單個微透鏡放大圖，如圖35所示為單個微透鏡的表面輪廓圖，其中虛線代表理像 的微透鏡的外型輪廓，實線為微透鏡真實的輪廓。

電鑄部份為將微影完後的微透鏡濺鍍金當導電起始層，並將試片利用耐酸鹼膠帶黏貼在 陰極板上，再用銀漆充當試片和陰極板的導電橋樑，等銀漆乾了後，將試片前處理並用三用 電錶量測電性，若電性不佳則再次塗佈銀漆或前處理去油漬，直到可以為止。

陽極試片先用鈦籃裝盛，並用陽極袋包裹好，防電鑄泥污染電鑄液，將試片製入後調整初始 電流密度 0.5~2ASD，如此小的電流密度可使模仁表面有較佳的品質，等到電鑄層完全覆蓋微 透鏡後，即可調整流密度到 4~8ASD，加速 Ni 的沉積。圖 36 為電鑄 4×4 微透鏡 Ni 模仁 SEM 圖

圖 36、電鑄 4×4 微透鏡 Ni 模仁 SEM 圖

電鑄參數未最佳化，使得表面會有氣泡殘留，所以電鑄完後的成品形狀亦非是光滑的曲 面。由於因投影鏡頭的汙染及照明系統和成像系統的光機對位不良，導致微影初的微透鏡形 狀並非完美。

四、結論

本計畫為三年期之計畫，第一年完成顯微鏡微影系統與半導體製程中 I-line UV(365 nm) 光源曝光整合，並設計其光學路徑，減少因漏光的情形造成光能量降低，造成曝光時間過長，

並測試其製程參數與精度，及簡易型 TFT 並量測其電性。第二年完成完整的製程規劃以及精

準的製程參數，並製作出立體結構的 TFT，並進行電性量測，及 DMD 在 UV 光源下之使用

壽命與經濟考量評估。第三年完成利用 LIGA-like 技術，配合電鑄鎳的方式，將特徵圖樣翻

印在強度較高的金屬模具並完成電鑄參數的建立並電鑄出微光學鏡片結構及量測分析。

五、參考文獻

[1]

R. Fabian Pease, “Maskless lithography,” Micro. Engn. 78-79, 381 (2005)

[2]

T. R. Groves, D. Pickard, B. Rafferty, N. Crosland, D. Adam, and G. Schubert, “Maskless electron beam lithography: prospects, progress, and challenges,” Micro. Engn. 61–62, 285 (2002)

[3]

W. G. Oldham and Y. Shroff, “Mirror-based pattern generation for maskless lithography,”

Micro. Engn. 73–74, 42 (2004)

[4]

K. F. Chan, Z. Feng, R. Yang, A. Ishikawa and W. Mei, “High-resolution maskless lithography,” J. Microlith.Microfab. Microsyst 2, pp. 331-340, (2003)

[5]

. K.V. SreeKanth and V. M. Murukeshan, “ Large-area maskless surface plasmon interference for one- and two-dimensional periodic nanoscale feature patterning,” J. Opt. Soc. Am. A27, 1, 95 (2010)

[6]

C. Finka, K.G. Anil, W. Hansch, S. Sedlmaier, J. Schulze and I.Eisele,”MBE-grown vertical power-MOSFETs with 100-nm channellength ”,Thin Solid Films 380, p207~p210, (2000)

[7]

Kuninori Kitahara, Hiroyuki Nogi, Akihiro Moritani, “Hydrogenation of laser-crystallized poly-silicon thin films and characterization of defects using a catalytic method”, Thin Solid Films,Vol.395, pp.92-96 (2001)

[8]

J.-H. Lee, W.-J. Nam, B.-K. Kim, H.-S. Choi, Y.-M. Ha, and M.-K. Han,“A new poly-Si TFT current-mirror pixel for active matrix organic lighte mitting diode,” IEEE Electron Device Lett., vol. 27, no. 10, pp. 830–833,Oct. (2006)

[9]

J. C. Liao, Y. K. Fang, C. H. Kao, and C. Y. Cheng, “Dynamic negative bias temperature instability (NBTI) of low-temperature polycrystalline silicon (LTPS) thin-film transistors,”

IEEE Electron Device Lett., vol. 29, no. 5, pp. 477–481, May (2008)

[10]

T. Y. Lee, “A new embedded one-time-programmable MNOS memory fully compatible to LTPS fabrication for System-on-Panel (SOP) applications,”IEEE Electron Device Lett., vol. 8, pp. 906–908, (2008)

[11]

黃文宗，“上照式光罩快速原型系統之研發”，國立臺灣科技大學機械工程技術研究所 碩

士學位論文，中華民國九十年五月

[12]

王群智， “使用動態光罩微影技術於單層製作3D微小元件之研究”，國立台灣科技大學機械

工程系 碩士學位論文 中華民國九十四年六月

[13]

陳冠宇，“快速模具技術應用於導光板製作研究”，國立台灣科技大學機械系 碩士學位論

文 中華民國九十四年六月

附錄：

1. 蔡敏隆，“運用DMD光罩微影技術於薄膜電晶體製程之研究”，國立台灣科技大學機械系

碩士學位論文 中華民國九十六年九月

2. 蒲鑫達，“紫外光DMD無光罩微影系統之發展”，國立台灣科技大學機械系 碩士學位論文

中華民國九十八年一月

3. 藍國瑋，“非接觸浸潤式無光罩微影系統研發”，國立台灣科技大學機械系 碩士學位論文

中華民國九十八年七月

4. 藍國瑋，黃奕翔，鄭正元，“非接觸浸潤式無光罩微影系統研發”， 中國機械工程學會第

26屆全國學術研討會，E10-031，(2009)

5. Min-long Tsai , Wei-Kai Fang, and Jeng-Ywan Jeng, “A maskless grayscale compensate

photolithography system ,”10

International Conference on Automation Technology, p0084, (2009)

6. Yi-Hsiang Huang, and Jeng-Ywan Jeng, “A polymer thin film based dry immersion photolithography ,”Applied physics letters(審查中)

7. 鄭正元，黃奕翔，藍國瑋，微影方式，中華民國發明專利(申請中)。

國科會補助專題研究計畫項下出席國際學術會議心得報告

日期： 99 年 7 月 20 日

一、參加會議經過

6/30 啟程至日本筑波

7/1 參加 ASNIL 研討會第一天議程及參加 committee meeting

7/2 參加 ASNIL 研討會第二天議程及發表論文

7/3 回程

ASNIL 研討會目的為促進日本、韓國、台灣及亞洲其他地區，在奈米轉印技術研究

的交流。研討會本由韓國、日本及台灣輪流主辦，本年新邀新加坡 IMRE 參與主辦行列，

計畫編號 NSC96－2221－E － 011－ 140－MY3

計畫名稱 動態光罩技術製作新型 TFT 結構及微光學元件研發

出國人員

姓名 張復瑜 服務機構

及職稱

國立台灣科技大學機械系

助理教授

會議時間 99 年 6 月 30 日至

99 年 7 月 3 日 會議地點 日本

會議名稱

(中文)亞洲奈米轉印研討會

(英文) Asian Nanoimprint Lithography Symposium, ASNIL

發表論文 題目

(中文)快速加熱製程在微奈米基材製作分析

(英文)Analysis of fast hot Embossing process by micro and nano

structure fabrication.

附件四

2011 年 ASNIL 將在新加坡舉行。

此次 ASNIL 研討會在日本筑波舉辦，參加人數約 130 人。主辦單位為 AIST、NEDO、

大阪府立大學及兵庫大學，協辦單位包括 Toshiba、Hitachi、Asahi、Hoya 等日本知

名企業。研討會主席為 M. Komuro (NEDO)。研討會議程主席為 Y. Hirai (Osaka Pref.

Univ.)。本人亦擔任此次研討會的議程副主席。

日本, 韓國及台灣主要的奈米轉印研究單位及相關企業均參加此盛會，如 Samsung、

LG、Hitachi、Asahi、KIMM、AIST、東京大學、工研院、台灣大學、成功大學等。此

次研討會主題為 Tooling、Materials、Processes、Applications、Analysis &

Measurement 等五個主題。

因參與研討會議程規畫，本人推薦台灣大學科技大學朱槿教授擔任此次研討會之受邀講

者(第二天議程之開場演講)，另外台灣共發表口頭報告論文四篇(台灣大學楊申語教

授、成功大學李永春教授、工研院周大鑫經理及本人)，海報論文四篇。研討會第一天

及第二天

二、與會心得

本次研討會的主要觀察有三:

1. 新材料如金屬玻璃、sol-gel glass 及透氣高分子等已導入奈米轉印新技術及應用的

研發。

2. 日本及韓國近年在 Roll-to-roll 轉印均提出以 film type 模具配合滾輪加壓的轉印

製程及設備，如韓國首爾大學的 Rigiflex Lithography，及日本 Hitachi 的 sheet

type nanoimprint。

3. 如何應用奈米對位達成大面積模具製作或大面積轉印製程，被認為是奈米轉印最重

要的挑戰。東芝及早稻田大學合作以 double lithography 方式達成奈米結構對接製

作較大面積模具。Samsung 開發 1G (300*400mm)大面積奈米轉印設備。KIMM 提出雙

光柵 Morie 對位等。

4. 應用干涉直接製作微結構、R2R 成形、3D 結構轉印、軟性免沾黏模具及光學、記錄

媒體與 LED 光子晶體應用是發展趨勢(長期軟性元件應用)。

參與此次研討會不僅促成日本、韓國、新加坡與台灣在奈米轉印技術的交流，並讓

台灣在亞洲奈米轉印研究能具有可見度及占有一重要地位。

三、考察參觀活動(無是項活動者略)

四、建議

五、攜回資料名稱及內容

議程如下：

六、其他

國科會補助計畫衍生研發成果推廣資料表

日期 2010年10月07日

國科會補助計畫

研發成果名稱

發明人 (創作人)

技術說明

技術移轉可行性及 預期效益 技術/產品應用範圍

產業別

計畫名稱:

計畫主持人:

計畫編號: 學門領域:

(中文)

(英文)

成果歸屬機構

(中文)

(英文)

動態光罩技術製作新型TFT結構及微光學元件研發 鄭正元

96 -2221-E -011 -140 -MY3 光電半導體自動化 乾式浸潤濕無光罩微影系統

國立臺灣科技大學 鄭正元,黃奕翔,藍國瑋

本發明為關於一種浸潤式無光罩微影系統結合透明薄膜技術，將透明薄膜置於 液體和光阻之間，避免光阻與水相互接觸，也將濕製程轉為乾製程，過程包括 以下步驟：（a）製作夾治具固定透明薄膜使其呈現平坦之狀況；（b）將水填 入夾治具之空間內：（c）成像鏡組浸入水中；（d）於試片中對位；（e）動態 光罩圖形對光阻做曝光、顯影。

本發明係利用夾治具將透明薄膜取代傳統光阻上層防水層，製作一凸形墊塊並 於凸形處置放試片而置於薄膜下方，利用凸形將薄膜呈現張力狀態下，可使試 片緊密貼於薄膜，達到將水與光阻隔離，本發明不僅可利用水之折射率提高數 值孔徑(Numerical Aperture N.A值)，也可在不規則面上進行高解析度曝光，

最主要是可以將浸潤式原先的濕製程轉成一般的乾式製程。

光學及精密器械製造業

96 年度專題研究計畫研究成果彙整表

計畫主持人：鄧昭瑞 計畫編號：96-2221-E-011-140-MY3 計畫名稱：動態光罩技術製作新型 TFT 結構及微光學元件研發

量化

成果項目

數（被接受 或已發表）

預期總達成 數(含實際已

達成數)

本計畫實 際貢獻百

分比

單位

備 註

質 化 說 明：如 數 個 計 畫 共 同 成 果、成 果 列 為 該 期 刊 之 封 面 故 事 ...

等

期刊論文 0 0 100%

研究報告/技術報告

2 0 100%

研討會論文 1 0 100%

論文著作 篇

專書 3 0 100%

申請中件數 1 3 30%

專利 已獲得件數 0 0 100% 件

件數 0 0 100% 件

技術移轉

權利金 0 0 100% 千元

碩士生 6 6 100%

博士生 1 1 100%

博士後研究員 0 0 100%

國內

參與計畫人力

（本國籍）

專任助理 0 0 100%

人次

期刊論文 0 5 100% 目 前 所 有 投 稿 論 文皆審查中

0 0 100%

研討會論文 1 0 100%

篇 所 發 表 的 國 際 論

文 獲 得

automation 09 最 佳論文獎

論文著作

專書 0 0 100% 章/本

申請中件數 0 0 100%

專利 已獲得件數 0 0 100% 件

件數 0 0 100% 件

技術移轉

權利金 0 0 100% 千元

碩士生 0 0 100%

博士生 0 0 100%

博士後研究員 0 0 100%

國外

參與計畫人力

（外國籍）

專任助理 0 0 100%

人次

其他成果 ( 無法以量化表達之成 果如辦理學術活動、獲 得獎項、重要國際合 作、研究成果國際影響 力及其他協助產業技 術發展之具體效益事 項等，請以文字敘述填 列。)

所發表的國際論文獲得 automation 09 最佳論文獎

成果項目 量化 名稱或內容性質簡述

測驗工具(含質性與量性)

0

課程/模組

0

電腦及網路系統或工具

0

教材

0

舉辦之活動/競賽

0

研討會/工作坊

0

電子報、網站

0

科 教 處 計 畫 加 填 項

目 計畫成果推廣之參與（閱聽）人數

0

國科會補助專題研究計畫成果報告自評表

請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價 值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性） 、是否適 合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。

1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估

■達成目標

□未達成目標（請說明，以 100 字為限）

□實驗失敗

□因故實驗中斷

□其他原因 說明：

2. 研究成果在學術期刊發表或申請專利等情形：

論文：□已發表 ■未發表之文稿 □撰寫中 □無 專利：□已獲得 ■申請中 □無

技轉：□已技轉 □洽談中 ■無 其他：（以 100 字為限）

目前專利部份已送申請 論文部份目前投稿審查中

3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價 值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以 500 字為限）

對於國家發展上，可以培養『次世代平面顯示器』人才。平面顯示器產業為國內『兩兆雙 星』重點產業之一，然而國內在平面顯示器進行薄膜電晶體之完整製程訓練者屈指可數，

以致平面顯示器產業相關人才仍然極為缺乏，故本計畫將可培養 TFT 薄膜電晶體完整製程

的人才，並加速國內『次世代平面顯示器』技術升級，提昇國際上的競爭力。微快速原型

系統研發及電鑄模具之成效，將可提供工業界參考，並分享成果。