中 華 大 學

中 華 大 學 碩 士 論 文

題目：一個直覺式整合測試的工作環境

An Intuitive Workspace for Integration of Testing

系 所 別：電機工程學系 碩士班 學號姓名：M09101041 姜志和 指導教授：陳 竹 一 博士

中華民國 九十三 年 七 月

摘要

本論文採用 GUI( Graphic User Interface )使用者圖形介面的方 式，架構出一個整合測試的圖形介面，對應於數位 IC 測試上良率及 品質的變化作出評量。在此使用機率分佈模型，假設產品為常態分佈 特性之結合，並以蒙地卡羅分析(Monte Carlo Analysis)以產生較佳亂 數的方式來描述常態分佈。

為了有效的表達製程能力與測試能力上的一些參數，以圖形介面 的方式來呈現，是最容易也最清楚於讓人了解的一種方式。在這個圖 形介面上，可以清楚、即時的看到各個測試與製程參數對應於測試良 率與測試品質的影響及變化。若欲得到令人滿意的測試品質與測試良 率，也可藉由此一圖形介面所得到的資訊，來決定不同精確度測試機 的採用或者不同測試規格的制定。

Abstract

This thesis adopts GUI (Graphic User Interface ) user's figure interface method, to created a figure interface that integration testing, correspondent with the change that digital IC test yield and quality and make the evaluation. We use the probability distribution model here, assume that product distribution that combination of the characteristic is normality, and used Monte Carlo Analysis describes the normality distribution by producing better random number.

In order to effective in expression with manufacture ability and test parameters, to display with figure interface form, is easiest and most clearly way for understanding. On this figure interface, could immediately to seeing each test and manufacture parameter, correspondent to test yield and test quality’s influence and change. If want to receive satisfactory test quality and test yield, can use the information received by this figure interface, to determine the adoption of different accuracy tester, or different test specifications decision.

誌謝

本論文能順利完成，首先要感謝指導教授 陳竹一老師，在研究 所這兩年來的諄諄教誨，與適時的給予我指導、栽培，感恩之心盡在 不言中。在兩年研究所生活學習中，不論生活上或課業上均給予本人 莫大的幫助，並在專業領域上收穫良多，學習過程中不斷的給予我鼓 勵與實質的建議，使我有更廣闊的視野及人生態度。

同時也要感謝多位學長阿彬、阿峻、阿豪、元戎、阿帆在我研究 所一年級時，所提供寶貴的意見與照顧，還有最照顧我的阿貿哥當然 不能忘記，另外青龍、坤益、育興學長也感謝你們的一些特別照顧。

也感謝各位同學小鄭、凱鈞、阿勝、龍哥、阿書、阿彭、雅玲、泓文 以及吳大哥陪伴著我渡過兩年的研究所生涯，給我一個溫馨的實驗室 與愉快的回憶，另外學弟國璋對我論文與程式的訂正，十分感謝。

最感謝我親愛的家人爺爺、奶奶、媽媽、哥、姐，謝謝你們百分 百的支持與鼓勵，有了你們的體貼與諒解，使我能無後顧之憂，順利 地完成碩士學位。在此僅將本論文獻給我的家人及所有愛護我的老 師、同學及朋友們。

姜志和 謹致 中華民國九十三年七月於新竹

目錄

摘要... I Abstract ...III 誌謝... IV 目錄...V 圖目錄... VII 表目錄... IX

第1 章 簡介...1

第2 章 良率與品質的估算方法...5

2.1 製程分佈與良率...5

2.2 臨界比較式之測試( Threshold Test )...8

2.3 防護帶測試(Guardband Test) ...9

2.4 評估測試良率與品質...12

2.5 製造能力與測試能力參數標準化...15

2.6 品質-良率圖( Q-Y Plot )...17

第3 章 第三章 整合測試環境的功能與評估 ...20

3.1 機率分佈與亂數產生器之比較...20

3.2 常態分佈亂數產生器之評估...22

3.3 圖形整合測試介面...24

3.4 衡量製程能力的變動與影響...26

3.5 不同測試機與測試規格的比較...29

第4 章 直覺式整合測試工作環境的應用...34

4.1 評估ITRS Roadmap 數據 ...34

4.2 良率品質的預測評估與改善...36

4.3 測試機的選用...38

4.4 測試防護帶的決策與選用...39

第5 章 結論...42

Reference: ...43

圖目錄

圖 1-1 IC 設計發展流程 ...1

圖 1-2 理想測試(Prefect Testing) ...2

圖 1-3 實際測試(Real Testing) ...2

圖 2-1 一維常態分佈機率密度函數圖形...5

圖 2-2 電路特性時間參數( Chip Delay Time )...6

圖 2-3 臨界比較測試模組( The model of Threshold Test ) ...9

圖 2-4 Tester Edge Distribution and Losses ...10

圖 2-5 測試防護帶( Guardband Test ) ...11

圖 2-6 防護帶測試 ...13

圖 2-7 品質-良率圖...18

圖 2-8 品質-良率圖...19

圖 2-9 品質-良率圖...19

圖 3-1 機率分佈模型圖 ...20

圖 3-2 亂數產生器分佈統計直方圖(樣本數 1 萬) ...23

圖 3-3 亂數產生器分佈統計直方圖(樣本數 10 萬) ...23

圖 3-4 亂數產生器分佈統計直方圖(樣本數 100 萬) ...23

圖 3-5 整合測試圖形介面 ...24

圖 3-7 整合測試圖形測試系統部份 ...25

圖 3-8 製程平均值(μM)變動分佈描述圖 ...26

圖 3-9 製程平均值(μM)變動描述圖 ...27

圖 3-10 製程標準差(σM)變動分佈描述圖 ...28

圖 3-11 製程標準差(σM)變動描述圖 ...29

圖 3-12 測試機標準差(σT)變動分佈描述圖 ...30

圖 3-13 測試機標準差(σT)變動描述圖 ...31

圖 3-14 測試機採用不同測試規格圖 ...32

圖 4-1 The impact of tester accuracy...34

圖 4-2 不同精確度測試機選用對良率品質的影響...39

圖 4-3 不同測試規格的選用對良率品質的影響...40

圖 4-4 測試防護帶大小的決定對良率品質的影響...40

表目錄

表 2-1 測試防護帶 TGB 與品質良率關係表...11

表 3-1 積分法標準差涵蓋範圍 ...21

表 3-2 不同樣本數對應於亂數產生器的影響...22

表 3-3 不同製程平均值(μM)變動的影響 ...27

表 3-4 不同製程標準差(σM)變動的影響 ...28

表 3-5 不同測試機標準差(σT)的影響 ...31

表 3-6 不同測試規格(Ts)設定的影響...32

表 4-1 以相同品質推估未來製程分佈 ...35

表 4-2 製程平均值對良率品質的影響 ...36

表 4-3 製程標準差對良率品質的影響 ...36

表 4-4 測試機標準差對良率品質的影響...37

表 4-5 測試規格對良率品質的影響 ...37

表 4-6 同一製程選用不同精確度測試機對良率品質的影響...38

表 4-7 不同測試規格的選用對良率品質的影響...39

第1章 簡介

IC 的開發是從一個構想，經由設計轉換到電路架構、晶圓製造 產生實際產品，最後經由測試判斷篩選(如圖 1-1)。在製程過程中，

因為受到製程環境因素的影響會產生良率的損失。同樣的測試過程的 瑕疵及測試機不精確度的問題，也同樣的會對良率及品質造成影響。

在此我們比較有興趣的是在測試這個階段。

圖 1-1 IC 設計發展流程

測試是一個反覆/循環的評估過程，其目的在於衡量待測物對應 於所選定規格適切性的區分。在這個過程中，因為測試無法理想(如 圖 1-2)，則測試錯誤的存在是必然的(如圖 1-3)，及格品部份包含誤 放部份(Missing error)，不及格品部份包含誤宰部份(Killing error)。然 而這二種測試錯誤卻影響著測試的品質與良率，因此在測試過程中，

為了要兼顧測試的品質和良率，此二種測試錯誤是應該要更加被重視

idea

M

D T

Design Manufacturing Test IC product

的；因為在測試過程中，除了追求高良率外，不談品質的測試是沒有 意義的。

圖 1-2 理想測試(Prefect Testing)

圖 1-3 實際測試(Real Testing)

根據 ITRS Roadmap 所公佈的資料[2][3][4]來看，未來產品與測 試機進步速度不同（測試機以每年12％，產品以每年 30％提升），產 品的良率會不會因為測試機的不精確而下降呢？在閱讀陳博士、West, B.G.、W. Dalal、S. Miao、John. Cheng 和 Luca. Sartori 的文章 [1][5][6][7][8][9][10]之後，我們發現產品之分佈、測試機規格之設定、

產品與測試機的關係、測試機精確度的問題都影響著整個測試過程。

因此我們引入一個機率性的概念，使用機率分佈模型，假設常態分佈

G

B

N M

P

F

Y t P/N

Ym = Yt

= T

Y m = G/N

Manufacture Test

為產品特性的結合，對應於數位 IC 之測試良率與測試品質作一個衡 量。為了可以清楚的表達在測試上發生的問題，本篇論文中，我們提 出一個方法，以使用圖形介面 GUI(Graphis User Interface)的方式，依 據ITRS Roadmap 所提供的資料[2][3][4]、以及機率分佈模型的概念 [1][7]。架構出一個可以清楚且方便、一目了然的圖形視窗環境；用 以描述並整合測試的過程。經由這個圖形的環境介面上所獲取的資 訊，可以清楚、即時的看到各個測試與製程參數對應於測試良率與測 試品質的影響及變化。也可即時的更改各個參數以得到較佳的測試良 率及品質，作為測試時測試機規格之設定及測試機精確度選用之參 考。

在論文第二章，先簡單的介紹介紹陳博士和 W.Dalal、S.miao 的 文章中所提及的測試良率和測試品質模型[1][7]，並介紹應用在數位 電路性能參數測試的方式；臨界比較式測試模組(Threshold Test)，及 深 入 探 討 防 護 帶 與 測 試 機 準 確 度 的 防 護 帶 測 試 模 組(Guardband Test)。相對於測試良率與品質影響之探討，並討論各個參數對測試良 率和品質的影響。

在論文第三章開始介紹此一整合測試的環境架構與功用，首先是 沿用陳博士[1]的提及，也就是使用機率分佈模型，假設常態分佈為 產品特性的結合的部分。但在此我們改採以蒙地卡羅分析之常態分佈

亂數產生器產生較佳亂數的方式；以較佳亂數產生器產生之數值與積 分法相比，其僅僅只有不到5PPM 的誤差。因此，我們大膽的採用亂 數產生器的方式來實現產品特性之常態分佈，來達到即時呈現的效 果。除此之外，也可以藉由即時的改變各個測試參數不同，來衡量製 程能力的變動對於良率與品質的影響。或比較採用不同精確度測試 機、不同測試規格的差別。

在本論文第四章中將介紹此一整合測試環境的應用，其中包含 1.參考 ITRS Roadmap 的數據資料[2][3][4]來表達測試機精確度重要 性的想法，2. 經由即時所得的數據可作為測試良率與品質的預測與 評估，3.可即時考量不同精確度(OTA)的測試機選用、4.作最佳測試防 護帶(TGB)的即時決策。這些我們都可以利用此一整合測試環境，以 產生數據或圖形的方式來一一作個呈現。

最後第五章我們做一個總結。

第2章 良率與品質的估算方法

2.1 製程分佈與良率

根據中央極限定理( Central Limit Theorem )，在樣本數只要是非 常大時，便允許假設分析的標地物，是以常態分佈的，所以做統計分 析時，經常假設所分析的資料為常態分佈；假設x 為一隨機變數，其 機率密度函數為：

2 2

( )

2 2

( ) 1

2

X

f x e

μ σ

πσ

− −

=

其中μ為 x 隨機變數的期望值，σ為 x 隨機變數的標準差，圖 2-1 所示為一維常態分佈的機率密度函數圖形。

σ σ

μ − μ + σ

σ 3

μ − μ − 2 σ μ + 2 σ μ + 3 σ

99.73%

95.45%

68.36%

圖 2-1 一維常態分佈機率密度函數圖形

在晶片製造時，由於製程環境的不確定因素，例如：溫度及曝光、

蝕刻時藥液濃度不均等…誤差，導致元件電氣特性飄移，使得每一顆 所生產的晶片性能不一，以晶片的延遲時間(Chip Delay Time)為例，

晶圓廠生產的晶片其延遲時間會有快有慢，本篇論文中假設生產出來 的晶片，其待測電路的時間參數呈現常態分佈。

待測電路的時間參數( Chip Delay Time )在製造後為常態分佈表示：

2 2

2 ) (

-

2

) 1

( σ

μ π σ

M M

X

M

e x

Chip

−

=

Manufacturing Yield : Y

Chip (x)dx

= ∫

spec : μM = 700，σM = 150

圖 2-2 電路特性時間參數( Chip Delay Time )

圖 2-2 中橫軸為電路特性時間，故越往左則時間越短，即時序( Clock

的時間參數)就越快，縱軸為機率密度函數，DS 為設計規格，產品經 製程後依設計規格(DS)可將產品分為符合設計規格的良品( Good )部 份，與不符合設計規格的非良品( Bad )部份。假設製程後產生的電路 時間參數 X；其特性分佈為一常態分佈，製程時間參數期望值以μM 表示、製程時間參數標準差以σM 表示，則可以表示成 X ~ N( x；μM，

σM ² )，根據設計規格(DS)，即可將產品分為符合設計規格的良品 ( Good )部份，與不符合設計規格的非良品( Bad )部份。

舉例來說，假設產品製造後是呈現常態分佈，製程時間參數為 (期望值μM=700ps，標準差σM=150ps )，然後訂定一個設計規格( DS )

操作時序為1000psec ( 1GHz )，可得製造良率(真實良率) YM，YM = P[Good] = P[X<DS] = 97.7%。

晶圓廠製造後的晶片，依設計規格(DS)可區分為良品( Good )和 不良品( Bad )，由分佈的比例可以得知製造後良率 YM(真實良率)，

製造後良率是良品佔全部產品( N )的百分比，可表示成 YM = Good / N；製造後的晶片經過測試機測試後，以是否符合測試規格(TS)，分 類出及格品( Pass )的部份(可出貨)，和不及格品( Fail )的部份(不可出 貨)，測試良率 Yt 是及格品( Pass )的部份佔全部( N )的百分比，可表 示成Yt = Pass / N。

若測試過程為理想，測試結果將會把良品( Good )分類到可出貨

的，不良品( Bad )分類到不可出貨的；但實際上測試系統中存在著不 準度的因素，例如：測試機本身精確度的問題、測試時的環境因素，

及搬運過程的問題…等。因此，測試錯誤即可能發生，有可能會將良 品(Good)的部份判斷成不及格品(Fail)的部分;即所謂的 Killing error。

也有可能會將不良品(Bad)部份判斷成及格品(Pass)的部份；即所謂的 Missing error。產品誤宰錯誤( Killing error )的產生，將良品(Good)判 斷成不及格品(Fail)部份，因而影響到測試良率(Yt)，進而造成公司競 爭力下滑。誤放錯誤( Missing error )是測試過程中，將不良品(Bad) 判斷成及格品(Pass)部份，其結果會造成客戶的退貨，產品出貨品質 下降及形象變差等問題。所以只要是在測試非理想的情況下，測試錯 誤是一定會產生的。

假設有一百萬個晶片其製造良率為 100%，如果要將這一百萬個 晶片全部出貨，在這情況下，100%製造良率是有意義的，因為他可 以等同於測試良率。但是在真實的製程中，由於設備的老化、儀器的 不精確、製程參數的變異性，以及環境因素的不同，使得製造良率沒 有辦法達到 100%。在沒有 100％的製程良率，又處於測試非理想的 情況下，任意的挑選晶片出貨，將會使公司信譽損失。

2.2 臨界比較式之測試( Threshold Test )

應用在數位電路性能參數測試的方法，如圖 2-3 所示臨界比較

測試模組( The model of Threshold Test )，X1 為待測電路的時間參數 ( Chip delay time )，X2 為測試機送出觸發訊號 ST ( Strobe )，兩個信 號送往比較器，並判斷時序快慢，假如X2 > X1 則是觸發訊號的時間 晚於待測電路，比較器出現通過訊號，則判定此待測電路為及格品 ( Pass )，若觸發訊號先於待測電路，結果是 X2 < X1，比較器會出現 不通過訊號，則判定此待測電路為不及格品( Fail )。

圖 2-3 臨界比較測試模組( The model of Threshold Test )

2.3 防護帶測試(Guardband Test)

在測試的過程中，由於測試機精確度的問題，造成測試機所送出 觸發訊號 ST 不準，產生觸發訊號 ST 有邊緣位移( Edge Placement ) 現象，如圖 2-4 所示。

0 2 0 0 4 0 0 6 0 0 8 0 0 1 0 0 0 1 2 0 0 1 4 0 0 0 . 0 0 0 5

0 . 0 0 1 0 . 0 0 1 5 0 . 0 0 2 0 . 0 0 2 5 0 . 0 0 3

0 2 0 0 4 0 0 6 0 0 8 0 0 1 0 0 0 1 2 0 0 1 4 0 0

0 . 0 0 0 5 0 . 0 0 1 0 . 0 0 1 5 0 . 0 0 2 0 . 0 0 2 5 0 . 0 0 3

T e s t e r e d g e u n c e r t a i n t y + / - ( O T A )

Y i e l d L o s s

T e s t s p e c i f i c a t i o n

P P M

D e s i g n s p e c i f i c a t i o n

D e s i g n s p e c i f i c a t i o n : t h e m a x . a c c e p t a b l e t i m e T e s t s p e c i f i c a t i o n : t h e t e s t e r e d g e p r o g r a m m e d

DUT edge probability

M

圖 2-4 Tester Edge Distribution and Losses

測試機所送出觸發訊號，若快於測試機所預定的時間，會使良品 ( Good )被判定為不及格品( Fail )的測試錯誤機率(Killing error)增 加。相反的，若慢於測試機所預定的時間會使非良品( Bad )被判定為 及格品( Pass )的測試錯誤機率(Missing error)增加，所以使用測試機測 量待測物時，也必須將測試機的測試機精確度考慮其中。

考慮測試機精確度的問題，就必需將防護帶測試( Guardband Test ) 的考量加入，圖 2-5 測試防護帶 TGB ( Test Guardband )，定義為測 試規格(TS)與設計規格(DS)的距離，即 TGB = DS - TS；增大測試防 護帶，即掐緊測試規格，可以使產品的品質提升，誤宰( Killing error ) 量的增加，良率的下降。

Good Bad

Pass

Guardband Pass/Fail

Point

Actual Good/Bad

Point

Killing error

Fail

DS TS

(TGB)

圖 2-5 測試防護帶( Guardband Test )

反 之 若 減 低 測 試 防 護 帶 ， 即 放 鬆 測 試 規 格 ， 則 會 造 成 誤 放 ( Missing error )量增加及較佳的測試良率，但品質卻下降，如表 2-1 所示。如此，測試良率會因測試防護帶縮小，測試品質會往下滑落造 成客戶大量退貨，所以測試防護帶的取捨，可以作為測試良率與測試 品質的衡量參考。

表 2-1 測試防護帶 TGB 與品質良率關係表

2.4 評估測試良率與品質

製造生產的晶片送到測試廠測試後，由於測試機不精確度的問 題，造成當測試機所送出觸發訊號 ST 時，會因測試機不準度因素，

產生觸發訊號ST 有邊緣位移( Edge Placement )現象，因此也可以假 設測試機觸發訊號時間Strobe 呈一常態分佈：

( μT =測試機觸發訊號的期望值，σT =測試機觸發訊號的標準差 )

2 2

2 ) - ( -

2

) 1

(

y T

T

e y

Tester

μ

= πσ

…………(式 2.4) 如前面所提，製造生產的晶片因特性的不一，故將其假設為一常態 分佈 : ( μM=製程時間參數期望值，σM=製程時間參數標準差)

2 2

2 ) - ( -

2 2

) 1

(

σ

μ π σ

M

X M

M

e x

Chip

經由式2-4、式 2-5 可得:

dydx ) y ( Tester )

x ( Chip TestYield

∫ ∫

∞

∞

−

∞

=

測試機觸發訊號呈現常態分佈以 ST ~ N ( st；μT，σT² )表示(圖 2-6) ， 測 試 機 觸 發 訊 號 的 期 望 值 即 是 測 試 規 格 TS ( Test Specification )，而 OTA ( Overall Timing Accuracy )為測試機精確度規 格參數。

舉例來說，當設計規格DS 為 1GHz ( DS = 1000 ps )，OTA = 3 *σT

= 120 ps ，σT =40 ps ， 測 試 防 護 帶 即 設 計 規 格 與 測 試 規 格 ( TGB=DS-TS )所包含的區域，若 TGB = 3 *σT = 120ps = OTA，所以 測試規格參數TS = 1000-120 = 880ps，亦即 ST ~ N( st；μT，σT² ) = N( st；880，40² )。

圖 2-6 防護帶測試

設計規格DS 為 1GHz ( DS = 1000ps )，產品製造生產後呈現常態 分佈，電路特性參數X ~ N( x；μM =700，

σ ² M

製造良率(真實良率) Y = P[Good] = P[X<DS] = 97.7%，以測試機特性 參數OTA = 120ps 來測試，若選定測試規格參數 TS = 930ps，會得測 試良率Yt = P[及格品( Pass )] = P[X < ST] = 93.07%。

測試不會有附加功能，也就是說原先晶片設計有 100 個功能，測 試完畢後也只會有100 個功能，但是測試對產品會有附加價值，其價 值在於出貨產品的品質，所以測試考慮的因素除了測試良率外，最重 要的就是測試品質。

在產品的品質衡量，我們使用缺陷程度( Defect Level，DL )表達，

品質缺陷程度為及格品( Pass )中包含非良品( Bad )，也就是我們所稱 的誤放錯誤（Missing error）所佔的比例，缺陷程度的多寡，是代表 著產品品質的好壞，可表示成DL = P[Bad | Pass] = P[(X > DS)∩(X <

ST )] / P[X < ST]。缺陷程度的單位為 PPM ( Part Per Million )，通常這 個參數用來衡量產品品質。

缺陷程度Defect Level( DL )表式:

TestYield Errors Missing

l

DefectLeve =

DS X

= Chip(x) Tester(y)dydx

∞ ∞

∫ ∫

Missing Errors

DS X

- -

= Chip(x) Tester(y)dydx

∞ ∞

∫ ∫

Killing Errors

對於品質的改進而言，從10000PPM 到 1000PPM 改進了 9000PPM 的品質，相比於從 1000PPM 到 100PPM 雖然只改進了 900PPM，但 是從1000PPM 到 100PPM 所付出的成本，比 10000PPM 到 1000PPM 所要付出的成本還要高。因此我們引入一個新的品質新指標 Qt，Qt 採取Log 的尺度，以此一數據值可方便並有效的表達產品品質改善程 度。

DL ] 1

[ DL 6 log

Qt 1

− −

=

當 DL=1ppm， Qt~1 DL=10ppm， Qt~0.83 DL= 100ppm， Qt~0.67 DL= 300ppm， Qt~0.59 DL=1000ppm， Qt~0.5 DL=10000 ppm， Qt~0.3

由定義可知測試品值Qt 的值越大代表品質越好，以瑕疵率 DL = 1PPM 為基準，此時測試品質 Qt = 1；若瑕疵率 DL = 200PPM 時，測 試品質Qt = 0.613，值得注意的是，測試品質的值雖然有可能介於正 負無限大，但可接受的產品品質，大多會在 0 到 1 之間。以個人電腦 的中央處理器(CPU)為例，客戶會買到及格品(Pass)中包含非良品 (Bad)、誤放錯誤(Missing error)所佔的比例，也就是缺陷程度的多寡。

一般消費者可接受的品質應該是DL =200~300PPM(part per milllion)。

2.5 製造能力與測試能力參數標準化

之前我們介紹眾多參數，如製造能力標準差

σ M

μM、測試能力標準差

σ T

度。

步驟一:

令製造能力期望值參數值μM 為 0，製造能力標準差參數值σM 為 1(電 路特性參數)，可將 N( μM，σM ² )標準常態分佈表式示為 N ( 0，1 )。

步驟二:

定義可製造能力指標( Manufacturability Index Cm )；令 Cm=( DS - μM ) / σM，Cm 值愈大表示製程或製造能力越佳，也可視為製造能力相對 於設計規格(DS)是較佳的；反之，Cm 值愈小表示製程或製造能力越 差，或者是說製造能力相對於設計規格(DS)是比較差的。

The Manufacturability Index Cm: Cm = ( DS - μM ) / σM ….. (式 2.11) 步驟三:

定義測試與製造精度比( Testing & Manufacturing Accuracy Ratio r )；

令r = OTA/3 * σM，在 N( μM =700，

σ M

σ T

Testing &Manufacturing-Test ratio: r = OTA / 3*σM ……… (式 2.12) 步驟四:

定義測試指標值( Test Index Cts )；令 Cts = ( TS - μM )/σM = ( DS -

μM – TGB )/σM = ( DS - μM )/ σM - TGB/σM；在 N( μM =700，

σ M

σ T

= 1；也就是測試規格(Ts)距離製程平均(μM)一個標準差(σM)。Cts 值 愈大表示測試防護帶(TGB)越小，也就是說測試規格設定是比較鬆

的，測試結果雖然會得到較良好的測試良率，但測試品質卻會降低。

The Manufacturing-Testability Index Cts :

Cts = ( Ts-μM ) / σM ……… (式 2.13) 經由以上四個步驟，可將所有參數簡化成 Cm、r、Cts 等標準化 指標，可仿照前面計算求得相對應的測試良率與測試品質。

2.6 品質-良率圖( Q-Y Plot )

將所有參數化成 Cm、r、Cts 等標準化指標，運算所得到的測試 良率（Yt）與測試品質(Qt)作圖；我們以可製造能力指標 Cm = 2、μM

=700、

σ M

在同一的製程能力、及同一精確度測試機條件下，若逐步改善測試指 標值( Cts )雖可獲得較高的良率，但品質卻下降。再以同一製程能力 下但選用不同精確度測試機作品質良率圖(圖 2-8)，由圖 2-8 中發現 到，在同一製程能力中，採用不同精確度測試機，伴隨著改善不同的 測試指標值( Cts )及不同精確度值(r)的測試機，在可獲得較高良率的 情況下，品質卻下降。換句話說，由圖 2-7、2-8 可知對於固定的設

計規格及電路特性參數(製程能力)，其測試良率和測試品質是可以互 換的，但卻無法兼得；提高測試防護帶(TGB)、也就是採用較低的 Cts 值，會使得測試品質提升但卻同時使得測試良率下降，縮小測試防護 帶(TGB)、也就是採用較高的 Cts 值，使得測試良率提升但測試品質 卻下降。同一製程能力條件下若採用不同精確度的測試機，使用較佳 精確度的測試機(r 值越小)時，調整 Cts 值可使測試良率降低較少，且 得到較令人滿意的測試品質。同樣條件下，若採用精確度較差的測試 機(r 值越大)，越想要得到較佳的品質，就得要犧牲較多的測試良率。

若不能兩者都提升，要如何取捨測試指標值( Cts )及決定採用哪 一種規格精確度( r )的測試機呢？如果我們不知道其相對應的相關位 置，在現實生活中我們如何做出最適當的選擇呢？所以先行參考以常 態模型推估的品質良率圖，預估其相對應的相關位置，對於節省成本 與提高公司競爭力是有幫助的。

圖 2-8 品質-良率圖

前面探討同一製造能力下的情況，接下來以加入不同製造能力 指標( Cm )，分析其與測試指標值( Cts )、測試與製造精度比( r )關係，

由圖 2-9 可明顯的看出，即使是使用性能較差的測試機，如果增加 製造能力指標大(即選用較好製程能力)，還是有助於提升測試良率與 測試品質。由上述可知，以品質-良率圖分析晶片製程能力和測試良 率和品質，是可以有效表達各個參數對測試良率和品質的影響。

圖 2-9 品質-良率圖

第3章 第三章 整合測試環境的功能與評估

3.1 機率分佈與亂數產生器之比較

第二章中提到以晶片延遲時間為例，假設製造生產的晶片成一常 態分佈，而由於測試機會有不精確度的狀況，同樣的也可把測試規格 視為一常態分佈。將各個分佈與規格整理於一圖形上(圖 3-1)，由此 一圖形上可清楚的看出各個分佈的不同；設計規格(DS)決定出良品 (Good)與非良品(Bad)部分，經測試規格(Ts)分佈判定合格(Pass)與不 合格品(Fail)部分，設計規格(DS)與測試規格(Ts)間距離大小為測試防 護帶(TGB)，而良率也就是將符合電路特性的區域積分出來。

圖 3-1 機率分佈模型圖

在產品規格較少時，這種方式可以計算出良率，但產品要考慮的 規格較多時，採用數值積分的方法便很難計算出良率。在這種情況下 就要使用到蒙地卡羅分析(Monte Carlo Analysis)的方式了，理論上蒙 地卡羅積分可以應用到無限多的產品規格。

在分析產品的良率時，通常是給每一個電路特性值一組亂數值，

在已知電路特性值的平均值、標準差的條件下，計算所有輸出的值，

在電路特性的變動下觀察符合規格的數量，此種方法稱為蒙地卡羅分 析(Monte Carlo Analysis)。蒙地卡羅分析通常使用 2 種亂數產生器，

一種為均勻分佈(Uniform Distribution)的亂數，另一種為常態分佈 (Normal Distribution)亂數。在此採用蒙地卡羅分析的常態分佈亂數方 法，用以描述電路特性不一的常態分佈假設。

由機率密度分佈的積分式中，可求得分佈標準差之涵蓋範圍值，

在正負 3 倍標準差之內的涵蓋範圍 99.73%，這種分佈是比較接近理 想的情況，本篇論文也就是以積分法所得數據為參考之依據(表 3-1)，來延伸本篇論文採用蒙地卡羅常態分佈亂數方法。

表 3-1 積分法標準差涵蓋範圍

3.2 常態分佈亂數產生器之評估

如同最初的假設；在樣本數只要是非常大時，便允許假設分析的 標地物，是以常態分佈的。接下來要考慮的也就是樣本數多寡的考量 了，樣本數多寡的決定同樣也會影響著亂數產生器的精準度(表 3-2)，在表 3-2 中可以發現到所取的樣本數對應於積分法所得的數據 差距大小，由不同樣本數所得數據可得知，當採用的樣本數越大時，

所得之數據越接近於積分法之數據。

SPEC : μM = 700、σM = 150、Ts = 930、σT = 40、Ds = 1000

規格

killing bad Good=Ym

missing

Yt DL

積分值 \ N

0.046672 0.022750 0.977250

0.000193

0.930771 207.76

1萬

0.0477 0.0232 0.9768

0.0002

0.9591 215.26

10萬

0.04642 0.02304 0.97696

0.00027

0.93054 290.15

100萬

0.046856 0.022734 0.977270

0.000181

0.930410 194.54

200萬

0.046604 0.022799 0.977200

0.000194

0.930600 209.01

1000萬

0.046608 0.022734 0.977270

0.000189

0.930660 203.94 規格

killing bad Good=Ym

missing

Yt DL

積分值 \ N

0.046672 0.022750 0.977250

0.000193

0.930771 207.76

1萬

0.0477 0.0232 0.9768

0.0002

0.9591 215.26

10萬

0.04642 0.02304 0.97696

0.00027

0.93054 290.15

100萬

0.046856 0.022734 0.977270

0.000181

0.930410 194.54

200萬

0.046604 0.022799 0.977200

0.000194

0.930600 209.01

1000萬

0.046608 0.022734 0.977270

0.000189

0.930660 203.94 DL : ppm

表 3-2 不同樣本數對應於亂數產生器的影響

對於樣本數與亂數產生器精準度的問題，以數據的方式已經驗證 過是蠻符合積分法所得到之數據，接下來利用統計圖表(Histogram) 的方式來作亂數產生器資料的呈現，利用統計圖表的方式，可以讓人 有一目了然的感覺。由以下圖形(圖 3-2、3-3、3-4)可以看出，當所

認，本篇論文所採用的蒙地卡羅分析之常態分佈亂數產生器，是確切 可以使用來描述常態分佈假設的。

圖 3-2 亂數產生器分佈統計直方圖(樣本數 1 萬)

圖 3-3 亂數產生器分佈統計直方圖(樣本數 10 萬)

圖 3-4 亂數產生器分佈統計直方圖(樣本數 100 萬)

3.3 圖形整合測試介面

在有了適宜描述常態分佈的亂數產生器後，我們利用其產生的常 態分佈亂數，架構了此一整合測試的圖形介面(如圖 3-5)。在這個介 面上，以即時的數據或產生圖形的方式，來描述呈現測試的過程與結 果，讓人有更進一步的認知。

圖 3-5 整合測試圖形介面

此一整合測試介面大概可區分為 4 個區域，分別為規格制定部 份、圖形顯示部份、描述測試系統部份及其他功能鍵部份。首先簡單 介紹規格制定部份(圖 3-6)，在此首先要決定的就是蒙地卡羅分析之 樣本數的多寡，以及決定設計規格以及測試規格的大小。樣本數 (Sample N)的多寡決定常態亂數的準確度，設計規格(Design Spec)決 定製程良率，測試規格(Test Spec)則決定測試良率與品質。

圖 3-6 整合測試圖形規格制定部份

除規格制定部份外，接下來介紹一下描述測試系統的部份(圖 3-7)，前面已提到過採用蒙地卡羅分析來描述常態之分佈，所以在此 我們以輸入製程平均值(meanM)、製程標準差值(sigmaM)、測試機平 均值(meanT)以及測試機標準差值(sigmaT)的方式，來表達製程以及測 試機的分佈值。再以即時產生數據的方式來描述測試良率以及品質的 高低。

圖 3-7 整合測試圖形測試系統部份

除了以上介紹的兩個部份外，其餘的2 個部份為圖形顯示部份與

其他功能鍵部份。圖形顯示部份用作各種不同圖形的表達，而其他功 能鍵部份，以點選欲觀察圖形的方式，來產生各種不同的圖形描述。

3.4 衡量製程能力的變動與影響

前面中提到過，此一整合測試介面採用蒙地卡羅分析(Monte Carlo Analysis)的方式。在已知電路特性值的平均值(μ)、標準差(σ)的

條件下，衡量並觀察符合規格的量。所以若我們在此一整合測試的介

面上欲觀察衡量製程變動對於測試良率與品質的關係時，可即時以更 改製程平均值(μM)或製程標準差(σM)的方式，來描述製程方面的變

動對應於測試良率與品質上的影響。

由圖 3-8 中可以看出不同製程平均值(μM)所得的分佈圖形，

meanM(μM)的數值若變小，製程分佈將往左平面移動。相反的，

meanM(μM)的數值若變大，則製程分佈將往右平面移動。

圖 3-8 製程平均值(μM)變動分佈描述圖

接下來以數據的方式來描述製程平均值(μM)變動對於品質良率 上得影響，如表 3-3 所示。當製程平均值(μM)變小(基準值 meanM = 700)時，可得到較佳的測試良率與品質。相對的，若製程平均值(μM) 變大時，所得到的測試良率與品質也就相對較差。

SPEC : Ds = 1000、σM = 150、Ts = 930、σT = 40

表 3-3 不同製程平均值(μM)變動的影響

相對於若想較快的了解製程平均值變動的影響，也可以藉由整合 測試介面上的功能鍵，直接得到製程平均值(μM)的變動對應於品質良 率的描述圖形。以即時觀察圖形的方式對製程變動影響有個認知(如 圖 3-9)。

meanM meanM meanM

meanM

圖 3-9 製程平均值(μM)變動描述圖

在描述製程變動時，除了考慮製程平均值(μM)外，另一個參數為 製程標準差(σM)。由圖 3-10 中可以看出不同製程標準差(σM)所得的 分佈圖形，sigmaM(σM)的數值若變小，製程分佈將較為集中。相反 的，sigmaM(σM)的數值若變大，則製程分佈將變的較為寬鬆。

圖 3-10 製程標準差(σM)變動分佈描述圖

若從數據上來觀察製程標準差(σM)的變動對於品質良率上的影 響，如表 3-4 所示。當製程標準差(σM)變小(基準值 sigmaM = 150) 時，可得到較佳的測試良率與品質。相對的，若製程標準差(σM)變大 時，所得到的測試良率與品質也就相對較差。

SPEC : Ds = 1000、μM = 700、Ts = 930、σT = 40

同樣的，藉由我們架構之整合測試介面上的功能鍵，也可直接得 到製程標準差(σM)的變動對應於品質良率的描述圖形。以便即時觀察 圖形對製程變動影響有個認知(如圖 3-11)。

圖 3-11 製程標準差(σM)變動描述圖

從上述可知，可以利用我們所架構的這個整合測試介面來描述製 程平均值(μM)以及製程標準差(σM)的變動，對應於測試良率與品質

上可能產生的變化，來作一個即時的圖形描述；讓人對於製程變動與 良率品質的相互關係有更深刻的認知。

3.5 不同測試機與測試規格的比較

前一小節提到製程變動與測試良率品質的相互關係，也就是可在 我們所架構的整合測試介面上觀察衡量製程變動對於測試良率與品 質的關係。在此，同樣的採用蒙地卡羅分析(Monte Carlo Analysis)的 方式，來描述測試機的變動。也就是以即時更改測試機平均值(μT)

或測試機標準差(σT)的方式，來描述採用不同測試機或選用不同測試 規格時，對應於測試品質與良率的影響與變化。

在此，我們設 3 倍測試機標準差(σT)為描述測試機精確度(OTA) 之值(3*σT = OTA)，也就是以不同測試機標準差(σT)的改變來描述不 同精確度測試機的選用。由測試機標準差(σT)變動分佈描述圖(圖 3-12)中可知，若選用較大的測試機標準差(σT)，也就是精確度較差 的測試機時，其分佈變的較為寬鬆。反之若採用較小的測試機標準差 (σT)，也就是精確度較佳的測試機時，其分佈將變的較為集中。

圖 3-12 測試機標準差(σT)變動分佈描述圖

由數據上來觀察的話可以知道(如表 3-5)，當測試機標準差(σT) 變大(以σT = 40 為基準值)，也就是採用較差精確度測試機時，所得 到的測試良率與品質都將會下降變差。反之，當測試機標準差(σT) 變小，也就是採用較佳精確度測試機時，所得到的測試良率與品質都 將會上升變好。

SPEC : Ds = 1000、μM = 700、σM = 150、Ts = 930、OTA = 3*σT

表 3-5 不同測試機標準差(σT)的影響

同樣的，在此一整合測試介面上也提供了相關的功能鍵，描述採 用不同精確度測試機(不同測試機標準差σT)時的不同，以及時數據產 生圖形的方式，觀察不同測試機標準差(σT)對測試品質與良率上的影 響與變動(如圖 3-13)。

圖 3-13 測試機標準差(σT)變動描述圖

在描述測試機變動時，除不同測試機標準差(σT)的變動外，另一 個參數就是測試機平均值(μT)了，μT 的決定也就是測試規格(Ts)的決 定，在同一精確度測試機中若選用不同的測試規格，對應於測試良率

與品質會有怎麼樣的影響呢？以數據上來看可知(如表 3-6)，若 Ts 設 定的數值變大(以 Ts = 930 為基準值)時，所得到的測試良率雖然較 佳，但品質卻會下降。相反的，若Ts 設定的數值變小，所得到的測 試品質雖然較佳，但測試良率卻會下降。

SPEC : ds = 1000、μM = 700、σM = 150、σT = 40

表 3-6 不同測試規格(Ts)設定的影響

由整合測試介面上的功能鍵，同樣的也可以產生測試機平均值 (μT)；也就是測試規格(Ts)的變動，對應於測試良率與品質的影響與 變化圖形(如圖 3-14)。由觀察即時數據產生圖形的變化趨勢，可作為 選擇測試規格時的一個考量依據。

圖 3-14 測試機採用不同測試規格圖

藉由整合測試介面上具備的功能，透過以圖形介面的方式，可即 時的來描述製程的變動的因素、以及測試機參數得變動對良率品質的 一些影響，這些衡量可作為選擇晶圓下片、測試機的選用或測試規格 設定的決策指引。

第4章 直覺式整合測試工作環境的應用

在簡單介紹完整合測試環境的架構以及功能後，接下來列舉幾個 使用此一整合測試介面的應用；以此一整合測試介面所能產生各種不 同圖形的方式，來作一個應用性的呈現。

4.1 評估 ITRS Roadmap 數據

參考 ITRS Roadmap SEMATECH ( May 08 1998 ) Clock Cycle Estimation and Test Challenges for Future Microprocessors[4](圖 4-1)，

由於測試與製造技術發展速度的不同，未來測試機進步的速度不如積 體電路的發展速度，OTA( Overall Timing Accuracy )可視為測試儀表 總誤差之指標，測試機 OTA 值需與積體電路技術同步增加，以確保 測試結果的良率與品質，但1999 年 ITRS Roadmap(4)中提到，在 1999 年時測試機(ATE)的 OTA 值將不再進步，而停滯於 120ps 附近。

以測試能力進步緩慢的測試機，來測試進步快速晶片的好壞，將 使測試得良率與品質下降；如同以一刻度不精密的尺，來度量一精密 度高於它的物品，如此會使測量的準確度下降，也意味著測試能力的 相對不足。如圖 4-1 中在1999 年時 OTA 為 120ps，設計規格為 1000ps 時可得測試良率為90%。但在 2012 年時使用相同規格(OTA = 120ps) 的測試機，來量測設計規格為333ps(3GHz)時，測試良率將只剩 52%。

因此，測試機能力若是以緩慢的速度來面對一日千里的半導體技術，

其測試良率與品質的維持，將是一大挑戰。

在此引用陳博士以相同品質推估未來製程分佈的數據(如表 4-1 所示)，來作為圖形介面上代表 ITRS Roadmap 不同年代的製程分佈。

利用這些數據在圖形介面上可即時的得到不同年代的測試良率；用以 衡量測試機精確度(OTA)對應於良率的影響。在即時的圖形介面上，

也可以採用適時更改測試機精確度值的方式，來觀察在相同製程分佈 下，若改用不同精確度對於測試良率與品質上的變化。

表 4-1 以相同品質推估未來製程分佈

4.2 良率品質的預測評估與改善

藉由操作整合測試的圖形介面後，可即時的得到測試良率與品質 的數據變化。藉由調整各個參數的變化(如表 4-2、4-3、4-4、4-5)，

可對良率與品質作出預測評估、甚至於改善而得到較佳良率的功用。

圖 4-2、4-3 中表示出若調整製程平均值、製程標準差值若變小(製程 能力變好)，可得到較佳的測試良率與品質。反之(調整製程能力變 差)，則能得到的測試良率與品質也就顯的較差。

表 4-2 製程平均值對良率品質的影響

表 4-3 製程標準差對良率品質的影響

相對的，選用精確度(OTA = 3*σT)較小的測試機，可得到較佳的

率與品質也就顯的較差(表 4-4 數據)。

表 4-4 測試機標準差對良率品質的影響

測試規格(Ts)的調降，雖使得測試品質上升，但良率卻下降。而 調高測試規格雖然良率上升了，但品質卻下降(表 4-5 數據)。

表 4-5 測試規格對良率品質的影響

綜合以上所得的數據可知，若欲取得較佳的測試良率與品質，不 外乎就是選用較佳的製程能力，或者是採用精確度較佳的測試機，但 要考量的是越佳的製程能力或越精確的測試機可能花費不菲。因此，

若是可以藉由類似此一整合測試的介面，以即時調整各個相關參數並 產生測試數據的方式，來先預測可期待的測試良率或是品質，再來作 晶片下線以及測試機選用的考量，實為一大助益。

4.3 測試機的選用

前面提到過若欲得到較佳的測試良率與品質，不外乎就是選用較 佳的製程能力，或者是採用精確度較佳的測試機。若是在已決定製程 能力的條件下，測試機精確度的選擇也就成為決定測試良率與品質的 關鍵了。由表 4-6 所示，在採用同一製程能力的規格下，若能事先規 畫採用精確度較佳的測試機，也就能得到較好得測試良率與品質。

表 4-6 同一製程選用不同精確度測試機對良率品質的影響

由整合測試的介面上，我們可作即時更改不同測試機精確度參數 的動作，來模擬採用不同精確度測試機所得到的結果。也可以由介面 上產生的圖形(如圖 4-2)來觀察選用測試機的一個趨勢。若現在採用 的是精確度120ps(OTA=3*sigmaT)的測試機，則由圖形上可看出，當 選用較 120ps 精確度好的測試機(小於 sigmaT=40 時)，能獲取較佳的 測 試 良 率 與 品 質 。 反 之 選 用 比 120ps 精 確 度 差 的 測 試 機 ( 大 於 sigmaT=40 時)，所得到的測試良率與品質也就相對的較差。

由此可知，利用此一整合測試的介面，不論是即時數據的變化，

量。

圖 4-2 不同精確度測試機選用對良率品質的影響

4.4 測試防護帶的決策與選用

在欲得到較佳的測試良率與品質前提下，除了選用較佳的製程能 力，或者是採用精確度較佳的測試機外，另一個方法也就是測試規格 與測試防護帶的決策了。如表 4-6 數據所示，若決定採用較緊的測試 規格(降低 Ts 值)，也就是採較寬的測試防護帶(增大 TGB 值)時，雖 然可以得到較佳的測試品質，但測試良率卻會變低。而採用較鬆的測 試規格(提高 Ts 值)，也就是採較窄的測試防護帶(減少 TGB 值)時，

雖然可以得到較佳的測試良率，但測試品質卻會變低

表 4-7 不同測試規格的選用對良率品質的影響

如同測試機選用一般，在整合測試的介面上除了數據上的顯示，

同樣的對於測試規格(Ts)的選用，也能夠經由圖形的產生來觀察選用 不同測試規格的趨勢(圖 4-3)。

圖 4-3 不同測試規格的選用對良率品質的影響

在整合測試的圖形介面上，可以經由直接給予數值的方式決定測 試規格(Ts)或測試防護帶(TGB)的大小，測試規格的設定可決定測試 防護帶的大小，而測試防護帶大小的設定也可以反過來決定測試規格 的設定，因此測試防護帶大小的決定，同樣的也可以作為評估測試良 率與品質的一個條件(圖 4-4)。

在這個整合測試的介面中，我們經由測試規格、測試防護帶之選 定，來得到可接受的測試良率或品質。在此也可以知道，若處於同一 製程能力、同一精確度測試機的條件下，測試良率與品質只能經由測 試規格或測試防護帶的決策，來達到互換的抉擇。該如何在兩者之間 作出衡量？當然，並沒有一定的答案。不過在未來高速時代的，品質 上的考量是會越來越需要被注重的。

考量品質上的重要性，因此在整合測試介面上也設有品質上的衡 量；也就是以決定測試品質的量(可接受之 Defect Number)，來決定測 試規格、或測試防護帶的大小；讓使用者再決定測試規格設定時，有 多一個考量的選擇。

第5章 結論

在本篇論文中，首先以統計模擬的方式，對於產品製程與測試機 規格為常態分佈時的情形，分析製程能力與測試能力對於測試良率與 品質的關係。接著以蒙地卡羅分析(Monte Carlo Analysis)的方式來描 述常態之分佈值，進而為了擺脫文字形式描述的複雜，因此架構出一 個整合測試的圖形介面，透過以圖形介面的表示方式，讓人對於測試 的過程與結果，有較容易也較深刻的認知。

藉由此一整合測試介面上的功能，可即時描述製程、測試機參數 的變動對於測試良率與品質的影響與變化，透過數據或圖形的呈現與 衡量，進而可作為選擇晶圓下片、測試機的選用或測試規格設定的決 策指引考量。

Reference:

[1] J. E. Chen, “A New Aspect of Quality and Yield in Testing,” Chip 123 , May 2002.VTTF 專欄.

[2] Sematech, “Test and Test Equipment,” ITRS 2002 Update, 2002 Ed., pp. 2-15.

[3] Sematech, “Test and Test Equipment,” ITRS Roadmap, 2001 Ed., pp. 5-6.

[4] Sematech, “Test and Test Equipment,” ITRS Roadmap, 1999 Ed., pp. 61-62.

[5] SEMI Draft Doc, ”Specification for Overall Digital Timing Accuracy,” #2928

[6] West, B.G. “Accuracy Requirements in At-Speed Functional Test,”

International Test Conference Proceedings, 1999, PP 780 –787

[7] W. Dalal and S. Miao, “The Value of Tester Accuracy,” International Test Conference., 1999, pp. 518 -523.

[8] West, B.G. “At-Speed Structural Test,” ITC Proceedings, 1999, pp.

795 –800.

[9] John Cheng “When Zero Picoseconds Edge Placement Accuracy Is Not Enough,” International Test Conference 2001, PP 1134 –1142

[10] West, B.G. and Luca Sartori ”The Path to One-Picosecond Accuracy,”

International Test Conference 2001, PP 619 –627

[11] 陳育興, The Study of Multiple Test for Optimum Test Yield, Test Quality and Tester Accuracy， 碩士論文﹐中華大學﹐2001.

[12] 葉宗皇, “Multiple Tests to the Improvement of Yield and Quality, ” 碩士論文﹐中華大學﹐2002.

[13] 林陽貿,“An Interative Yield Estimation for The Time-Variant Manufacturing Process,” 碩士論文﹐中華大學﹐2003.

[14] 大村平原著, 張輝煌譯, ”什麼是機率,”建興出版社, 1998 [15] 張素梅, ”統計學(上)(下) ,”三民書局, 1997

[16] 張智星, ”MATLAB 程式設計與應用,”清蔚科技, 2000

[17] 洪維恩, ”MATHEMATICA 4 數學運算大師,” 碁峰資訊, 2001 [18] MathWorks Doc, ”MATLAB Creating Graphical User Interfaces,”

The MathWorks 2000