中 華 大 學

中 華 大 學 碩 士 論 文

積體電路產品可靠度驗證評估系統

Reliability Evaluation System of Integrated Circuit Products

系 所 別：電機工程學系碩士班 學號姓名：E09701017 謝竣丞 指導教授：許騰仁 博士

中華民國 九十九 年 七 月

摘要 摘要 摘要 摘要

積體電路從以前到現在的快速進步，已經是達到令人吃驚的地步且朝向更先 進的製程技術和更多有利產品功能發展。

產品可靠度的測試是用於驗證產品的設計與製造的步驟是否符合我們預期的 規格，一般是藉由產品可靠度測試過程所導致的故障參數來完成可靠度的評估。

本論文藉由可靠度相關理論與原理，加上 JEDEC Standard 及 MIL-Standard 相 關規定為基礎，建立一個符合業務需求之積體電路產品可靠度評估驗證系統。

關鍵字關鍵字

關鍵字關鍵字：：：：可靠度評估可靠度評估可靠度評估可靠度評估、、、、可靠度測試可靠度測試可靠度測試可靠度測試、、、可靠度保證、可靠度保證可靠度保證 可靠度保證

ABSTRACT

Ever since its invention, the integrated circuit has been progressing at an amazing pace toward more advanced process technologies and more advantageous product function.

Our product reliability test is used to verify that the product design and manufacturing processes conform to our pre-established standards. This is done by applying parameters which may induce product malfunction to the products under test.

This thesis depends on reliability related principles and theories, and is based on JEDEC Standard and MIL-Standard specifications and rules, to create an Integrated Circuit Product Reliability Evaluation System.

Keyword：

：：：Reliability Evaluation, Reliability Test, Reliability Assurance

誌謝 誌謝 誌謝 誌謝

碩士研究即將接近尾聲，感謝所有在課業學術上曾經指導過我的

所有教授們，讓我在脫離學校多年後還能學習獲得新的知識與技能，

也要謝謝實驗室的同學們平時幫忙協助處理一些瑣碎的事情，更加要 感謝指導教授 許騰仁 博士，不論是在論文上或是學問上的指導亦 是為人處事上的表率，才能在工作忙碌之餘，完成論文的製作。

還要感謝父母親及老婆在就讀研究所期間的支持、鼓勵與包容，

讓我無後顧之憂才能順利取得碩士學位。

目錄 目錄 目錄 目錄

摘要 ………....………...……….. ⅰ

ABSTRACT ………..………...………. ⅱ 誌謝 ………..… ⅲ

目錄 ……….………..……….. ⅳ

圖目錄 ………..….………….. ⅵ

表目錄 ……….…………..……….. ⅷ

第一章 緒論 ………...……….. 1

1.1. 研究背景與動機 ………..………. 1

1.2. 研究目的與方向 ………..………. 3

1.3. 章節提要 ………..………. 4

第二章 理論基礎 ………...…….. 5

2.1. 可靠度介紹 ………..………. 5

2.1.1. 可靠度定義 ………..………….... 5

2.1.2. 可靠度方程式定義 ………..……….... 5

2.2. 浴缸曲線 ………. 9

2.3. 浴缸曲線數學模式 ………. 11

2.3.1. 指數分布 ……….... 11

2.3.2. 韋伯分布 ………...………… 11

2.4. 加速因子 ………. 14

2.4.1. 溫度加速因子 ……….... 14

2.4.2. 電場加速因子 ……….... 16

2.4.3. 濕度加速因子 ……….... 16

2.4.4. 極限溫度加速因子 ……….... 17

2.4.5. 總和加速因子 ……….... 18

2.5. 失效率 ………. 19

2.5.1. 失效率計算 ……….... 19

第三章 可靠度驗證評估系統 ……….………....……….. 22

3.1. 可靠度測試 ………. 22

3.1.1. 可靠度測試分類 ……….... 22

3.1.2. 生命週期測試 ……….... 24

3.1.3. 環境測試 ……….... 26

3.1.4. 強健度測試 ……….... 39

3.2. 可靠度驗證 ……… 46

3.3. 評估系統 ……… 49

3.3.1. 系統架構 ………... 49

3.3.2. 功能說明 ………...… 52

第四章 結果與分析 ……….……….. 58

4.1. 結果 ……… 58

4.2. 分析 ……… 65

第五章 討論與未來工作 ……….……….. 68

5.1. 討論 ……… 68

5.2. 未來工作 ……… 69

參考文獻 ……….……….. 70

圖目錄 圖目錄 圖目錄 圖目錄

圖 2.1. 累積失效分布函數與可靠度函數關係圖 ……….… 6

圖 2.2. 失效率示意圖 ……….…… 7

圖 2.3. 可靠度方程式關係圖 ………. 8

圖 2.4. 浴缸曲線圖 ……….……… 9

圖 2.5. 韋伯分布在 m＜1 時特性圖 ... 12

圖 2.6. 韋伯分布在 m＝1 時特性圖 ... 12

圖 2.7. 韋伯分布在 m＞1 時特性圖 ... 13

圖 2.8. 活化能示意圖 …….……….………….….……..…….….…… 16

圖 3.1. 溫度循環測試示意圖 ……….………..…….. 30

圖 3.2. 前置測試流程圖 ………..……...…………..…….. 35

圖 3.3. 迴銲爐溫度曲線規格圖 ………....………...…….. 38

圖 3.4. 人體放電模式工業標準測試等效電路 ……….……..…….. 41

圖 3.5. 機器放電模式工業標準測試等效電路 ……….…………..…….. 42

圖 3.6. 元件充電模式工業標準測試等效電路 ……….…………..…….. 43

圖 3.7. 正電流觸發測試模型等效電路圖 ...………...……….….. 45

圖 3.8. 負電流觸發測試模型等效電路圖 ...………...…….. 45

圖 3.9. 電源過壓觸發測試模型等效電路圖 ……….…………...…….. 45

圖 3.10. 壽命測試流程圖 ……….……...… 49

圖 3.11. 強健度測試流程圖 ... 50

圖 3.12. 環境測試流程圖 ... 51

圖 3.13. 評估系統主畫面 ... 52

圖 3.14. 產品生產相關資料輸入圖 ... 53

圖 3.15. 環境測試相關資料輸入圖 ... 53

圖 3.16. 壽命測試相關資料輸入圖 ………... 54

圖 3.17. 強健度測試相關資料輸入圖 ………... 54

圖 3.18. 前置測試不良數記錄圖 ... 55

圖 3.19. 環測項目不良數記錄圖 ... 55

圖 3.20. 工作壽命項目不良數記錄及相關資訊輸出圖 ………... 56

圖 3.21. 靜電放電測試項目能力值記錄圖 ... 57

圖 3.22. 閂鎖效應測試項目能力值記錄圖 ………... 57

圖 4.1. IC 產品可靠度驗證評估報告第一頁 ... 59

圖 4.2. IC 產品可靠度驗證評估報告第二頁 ………... 60

圖 4.3. IC 產品可靠度驗證評估報告第三頁 ………... 61

圖 4.4. IC 產品可靠度驗證評估報告第四頁 ... 62

圖 4.5. IC 產品可靠度驗證評估報告第五頁 ... 63

圖 4.6. IC 產品可靠度驗證評估報告第六頁 ... 64

表目錄 表目錄 表目錄 表目錄

表 2.1. χ²（chi-square）對照表 ………...………..…….. 21

表 3.1. 高加速溫濕度壓力測試條件表 ……….………..…….. 28

表 3.2. 溫度循環測試條件表 ………. 30

表 3.3. 熱衝擊測試條件表 ……….………..….. 31

表 3.4. 高溫儲存測試條件表 ……….…………..……….. 33

表 3.5. 低溫儲存測試條件表 ……….……… 34

表 3.6. 吸濕程度表 ………...…………...……...………..……….. 36

表 3.7. 迴銲爐溫度曲線分類表 ……….…..……….. 37

表 3.8. 錫鉛製程迴銲爐溫度分類表 …………..………..…..……….….. 38

表 3.9. 無鉛製程迴銲爐溫度分類表 ……….……..…..…………..…….. 39

表 3.10. 人體放電模式工業標準耐壓能力等級分類 ………..…………... 40

表 3.11. 機器放電模式工業標準耐壓能力等級分類 ……….………... 42

表 3.12. 元件充電模式工業標準耐壓能力等級分類 ………... 43

表 3.13. 可靠度驗證測試項目表 ……….……….. 47

表 3.14. 可靠度驗證測試項目參考表 ……….………….. 48

第一章 第一章

第一章 第一章 緒論 緒論 緒論 緒論

1.1. 研究背景與動機

在政府大力推動綠色矽島下，使得台灣半導體（Semiconductor）製造業能夠 蓬勃發展，在世界上有舉足輕重無可取代的地位。積體電路（IC，Integrated Circuit）

隨著半導體製程（Process）技術不斷的進步，研發時效的縮短，產品功能的複雜 化及系統晶片（SOC）的快速發展，使得產品可靠度（Reliability）問題便愈顯重 要也愈被重視。

可靠度的研究肇始於二次世界大戰期間納粹德國對於V-I火箭的開發。而美軍 運往亞洲戰區的軍火有許多在運送途中或儲存期間就已經失效，在運抵戰區時無 法發揮功效，以致嚴重影響戰力。當時因沒有可靠度的觀念，誤認為問題是製造 時 作 業 員 的 疏 忽 或 品 檢 員 的 檢 驗 不 力 所 致 。 在 美 國 電 子 裝 備 可 靠 度 顧 問 團

（Advisory Group on the Reliability of Electrical Equipment, AGREE）提出該問題的 研究報告之後，才發現事實並非如此，其實產品的品質與時間、操作環境、要求 效能等都有密切關係，因而也正式開始了可靠度研究的新頁[1][2]。

產品可靠度的評估不僅是產品品質的保證（Quality Assurance），也是產品設計 人員除錯（Debug）的好幫手，可以協助設計人員事先發現產品設計的缺失，預防 重於治療，及時加以改善，避免不良品流到市場，造成公司無可收拾的局面。

商譽即商機，由產品可靠度指標（Reliability Index）便可以得知企業發展的方 向甚至其產品的市場佔有率。所以有愈來愈多企業，願意花錢去做產品完整的可

積體電路可靠度相關的研究與介紹，謝國華[3]曾於財團法人自強工業科學基 金會中詳細介紹過，可靠度基本理論的各種參考書籍，皆有對可靠度提出定義，

如 Tobias & Trindade[4]等，而顏子殷[5]對於積體電路產品封裝後溫度循環試驗結 果也都有做深入研究，林坤佑[6]也對可靠度預估與可靠度試驗之研究做為論文研 究的方向。

1.2. 研究目的與方向

本論文主要為建立一個可靠度自動評估系統由電腦數據機自動產生結果來評 估積體電路產品可靠度相關資料，並且產生可靠度評估報告。

積體電路產品可靠度分析依製程（Process）先後，大致分為二階段，一為元 件階段（Device - Level）可靠度測試，一為產品（Product - Level）階段可靠度測 試 。

元件階段（Device - Level）可靠度測試，測試項目包括：閘極氧化層崩潰電 壓強健度測試（Breakdown Voltage for Gate Oxide Integrity，V_BD）、時間相依介電 質崩潰測試（Time Dependent Dielectric Breakdown，TDDB）、電子遷移測試

（ElectroMigration，EM）、熱載子效應測試（Hot Carrier Injection，HCI）、臨限電 壓穩定測試（Threshold Voltage Stability，Vt）等。

產品階段（Product - Level）可靠度測試，依實驗目的不同，大致分成三個項 目，一為壽命測試（Life Time Test），一為環境測試（Environmental Test），另一個 是強健度測試（Robustness Test）。

本次所研究方向主要是針對積體電路（IC）產品階段（Product - Level）可靠 度測試去做研究評估，將在本論文後面章節中進行詳細介紹。

利用電腦運算來建立評估系統以省去人為計算可能產生錯誤的問題點，評估 積體電路（IC）產品生命週期（Life Time）及相關可靠度（Reliability）測試能力

1.3. 章節提要

本論文依章節概要分為五個章節，依序如下：

第一章緒論，說明建立積體電路（IC）產品可靠度評估系統的動機，說明預 期之成果及研究方向。

第二章理論基礎，介紹可靠度原理，加速因子（Acceleration Factor）、失效率

（Failure Rate）及生命週期（Life Time）的評估。

第三章可靠度驗證評估系統，針對理論基礎及可靠度驗證流程，建立一個屬 於個人需求化的評估平台。

第四章結果與分析，利用數據代入評估系統來產生驗證結果報告及針對失效 項目提出建議事項改善產品可靠度。

第五章為討論與未來工作

第二章 第二章 第二章

第二章 理論基礎 理論基礎 理論基礎 理論基礎

2.1. 可靠度介紹

2.1.1. 可靠度定義

『可靠度是指一系統、組件或設備於預期的操作條件下，能在規定壽命內執 行其功能而不產生故障、失效的機率。』[7]

任何元件的可靠度都是隨著使用時間的增加而下降，此情形稱為可靠度退 化。為避免電子產品在使用上無預警的當機及功能失效，我們就必須對提供給客 戶的產品做可靠度的評估與分析。

2.1.2. 可靠度方程式定義

可靠度方程式[2] [3] [4] [8]包括可靠度函數（Reliability Function）、積失效分 布函數（Cumulative Distribution Function of Failure，CDF）、失效機率密度函數

（Probability Density Function of Failure，PDF）、失效函數（Failure function）及平 均失效時間（Mean Time To Failure，MTTF），分別介紹如下：

可靠度函數（Reliability Function）R(t)：

指所有失效發生在時間 t 之後之機率和，如圖 2.1. 所示。

累積失效分布函數（Cumulative Distribution Function of Failure，CDF）

F(t)：

指所有發生在小於或等於時間 t 之失效機率和，如圖 2.1. 所示。

∫

=

^τ

0

f ( t ) dt )

t (

F

（2.2）

1 ) t ( F ) t (

R + =

⇒

（2.3）

失效機率密度函數（Probability Density Function of Failure，PDF）f(t)：

f ( t ) = dF ( t ) dt

（2.4）

圖 2.1. 累積失效分布函數與可靠度函數關係圖

失效函數（Failure function）λ(t)或危險函數（Hazard Function）h(t)：

失效函數（Failure function）λ(t)，又稱瞬間失效率（Instantaneous Failure Rate）指時間在 T > τ之前提下，將失效發生在 T < τ+Δτ的機率平 均分配在時間 Δτ內所得的失效率，如圖 2.2. 所示。

f(t) f(t)

R(t) F(t)

f(t)

time t

0

R(t)

0 τ τ τ τ time

[ ]

) t ( R

) t ( f )

T ( P

) T

( P

) T

( P

) T

( ) T

( ) P T

| T

( P )

t (

) Y ( P

) Y X ( ) P Y

| X ( P

) T

| T

( ) P t (

τ

∆ τ ∆ τ

τ τ

τ τ

τ

∆ τ τ

τ

∆ τ τ

∆ λ

τ

∆ ∆ τ τ λ τ

> = +

<

= <

>

>

∩ +

= <

>

+

<

=

∴

= ∩

>

+

= <

Q

) t ( R

) t ( ) f t

( =

⇒ λ

（2.5）

將（2.4）式，

f ( t ) = dF ( t ) dt

，代入（2.5）式中

( t ) dt dR ( t ) R ( t ) ln R ( t )

) t ( R ) t ( dR )

t ( R )]

t ( R 1 [ d ) t ( R ) t ( dF dt

) t (

0

0

∫

∫ ^{= − = −}

⇒

−

=

−

=

=

τ τ

λ

λ

⇒ ^{R ( t )} = ^exp _ ^ ∫

₀^τ

^λ ( ) ^{t dt} _ ^

（2.6）

τ τ

+

^Δτ

f(t)

time 0

F(t) R(t)

f(t) f(t+

^Δ

t)

平均失效時間（Mean Time To Failure，MTTF）或平均間隔平均失效時 間（Mean Time Between Failure，MTBF）：

平均壽命是指一系統使用至失效或故障為止之時間間隔，常被用來作為 分析可靠度的指標，對於系統失效或故障後可修復與否可分為兩種情 形，在可以修復的情況下稱為平均失效間隔時間（Mean Time Between Failure，MTBF），無法修復的情況下稱為平均失效時間（Mean Time To Failure，MTTF），定義如下：

∫

^∞

=

0

tf ( t ) dt )

MTBF (

MTTF

（2.7）

可靠度方程式相互之間關係，如圖 2.3. 所示。

圖 2.3. 可靠度方程式關係圖

R(t)

λ(t)

F(t)

f(t) MTTF

 

  −

= ^exp ∫

₀^τ

^{λ ( t ) dt}

) t ( R

1 ) t ( F ) t (

R + =

dt ) t ( dF ) t (

f =

) t ( R ) t ( f ) t ( = λ

∫

^∞

=

0

tf ( t ) dt

MTTF

2.2. 浴缸曲線

電子產品生命週期失效函數（Failure function）λ(t)，主要由非本質的失效

（Extrinsic Failure）特性曲線、本質的失效（Intrinsic Failure）特性曲線和磨耗的 失效（Wearout Failure）特性曲線組合而成，呈現出像浴缸的形狀，我們稱之為浴 缸曲線（Bathtub Curve）[9][10]，如圖 2.4. 所示。

圖 2.4. 浴缸曲線圖

浴缸曲線（Bathtub Curve）圖，其變化情形以時間軸來做區分，大致分成三個 區間：

Extrinsic failure curve Intrinsic failure curve Wearout failure curve

Operating Time

~ 1year > 10year

Infant Mortality Steady-State Wearout

time

( I ) ( II ) ( III )

F a ilu re r a te λλλλ (t )

區間（I）早夭期（Infant Mortality）：

此階段大多發生於產品使用初期，其失效率初始值很高，隨著時間增加而下 降，此時期之失效主要源於產品先天性的缺陷，可能的原因可歸類為原始設計上 的失誤、製程技術中的錯誤、檢驗時的疏忽、使用操作上的錯誤等。歸類於非本 質的失效（Extrinsic Failure），韋伯分布模型（Weibull Distribution Model）可以建 構此區間的特性曲線。

區間（II）穩定期（Steady State）：

此階段失效率呈相當緩慢的增加，幾乎維持一常數，失效的原因往往是隨機 意外的發生，過電壓過電流（Electrical Over Stress，EOS）、溫度的擾動、溼度的 變化等環境因素，或是使用時所發生的意外事故等。一般可藉由改良產品的設計 規格，使產品更合於使用的環境來降低隨機意外發生的機率。歸類於本質的失效

（Intrinsic Failure），指數分布模型（Exponential Distribution Model）可以建構此 區間的特性曲線。

區間（III）磨耗期（Wearout）：

此階段發生於產品壽命的末期，由於產品經由長期使用而逐漸退化，受到累 積損傷如磨耗、疲乏、斷裂和腐蝕等現象影響，失效率隨著時間增加而快速上升，

直到產品已全數失效。我們無法避免磨耗期的出現，只能從設計上多利用耐久性 的材料元件，並進行有效的預防維護及保養，來延緩產品發生老化的時間。歸類 於磨耗的失效（Wearout Failure），對數分布模型（Lognormal Distribution Model）

可以建構此區間的特性曲線。

2.3. 浴缸曲線數學模式

浴缸曲線（Bathtub Curve）可以用很多方法來表示，主要是利用數學上的分布 模型來計算積體電路（IC）的生命週期，而指數分布（Exponential Distribution）與 韋伯分布（Weibull Distribution）是最常使用的模型[4][11]。

2.3.1. 指數分布

當在指數分布（Exponential Distribution）狀況時，即 λ(t)是常數：

^{R ( t ) = exp} ( ^{− λ t} )

（2.8）

^{F ( t ) = 1 − R ( t ) = 1 − exp} ( ^{− λ t} )

（2.9）

^{f ( t )} = ^{dF ( t ) dt} = λ ^exp ( − λ ^t )

（2.10）

^{MTTF ( MTBF ) tf ( t ) dt 1} λ

0

=

= ∫

^∞ （2.11）

2.3.2. 韋伯分布

使用韋伯分布（Weibull Distribution），可以用來模擬浴缸曲線（Bathtub Curve）

的三個區間分布狀況：











 



 



=



m

c exp t

1

)

t

(

F

m 稱為模型因子或模型參數（m is called the shape factor or shape parameter）。 c 稱為大小因子或特徵生命週期（c is called the scale factor or characteristic

lifetime）。

當 m＜1 時，符合浴缸曲線（Bathtub Curve）區間（I）早夭期（Infant Mortality）

的特性曲線，如圖 2.5. 所示。

圖 2.5. 韋伯分布在 m＜1 時特性圖

當 m＝1 時，符合浴缸曲線（Bathtub Curve）區間（II）穩定期（Steady State）

的特性曲線，如圖 2.6. 所示。

圖 2.6. 韋伯分布在 m＝1 時特性圖

當 m＞1 時，符合浴缸曲線（Bathtub Curve）區間（III）磨耗期（Wearout）

的特性曲線，如圖 2.7. 所示。

F(t)

t f(t)

t λλ λλ(t)

t

F(t)

t f(t)

t λ λλ λ(t)

t

圖 2.7. 韋伯分布在 m＞1 時特性圖 F(t)

t f(t)

t λ λ λ λ(t)

t

2.4. 加速因子

評估積體電路（IC）產品壽命，若使用正常工作狀況下的條件來評估是不可 能的事，因為這樣不僅是耗時也不切實際，等產品評估完成所費之時間也相當於 產品接近淘汰的時間。

透過加速測試（Accelerated Test）來評估積體電路（IC）產品可靠度，不僅使 用了最少數的樣品也能在最短的時間內完成可靠度評估， 加速測試條件包含有熱

（Thermal）加速、電場（Electrical Field）加速、濕度（Humidity）加速等等，應 盡量包括所有可能的使用狀況。

加速因子依測試環境的不同區分為四個項目：溫度加速因子（Temperature Acceleration Factor，T_AF）、電場加速因子（Electrical Field Acceleration Factor，E_AF）、 濕度加速因子（Humidity Acceleration Factor，HAF）、極端溫度加速因子（Temperature Excursion Acceleration Factor，TE_AF）等[3][12][13]。

2.4.1. 溫度加速因子

溫度加速因子（Temperature Acceleration Factor，T_AF）： 主要是由 Arrhenius 模型推導出來，

Arrhenius 方程式為：





 



 −

×

= kT

exp Ea R

R

₀

R 是反應率（Reaction rate）

R₀是反應率常數（Reaction rate constant）

Ea 是熱活化能（Thermal activation energy in eV）

K 是波茲曼常數（Boltzmann’s constant, 8.617x10^-5 eV/K）

T 是絕對溫度（Absolute temperature, K）

生命週期（Life Time）L，可表示成方程式

^{L = A × exp} ( ^{Ea kT} )

^{，可推導出}

溫度加速因子（TAF）如下：

 

 





 



 

 −

×

 

 



= 

=

stress normal

stress normal

AF

T

1 T

1 k

exp Ea L

T L

Lnormal和 Lstress是在正常和加速狀況下之生命週期（Lnormal and Lstress are

lifetime at normal and stress condition）

Tnormal和 Tstress是在正常和加速狀況下之絕對溫度（Tnormal and Tstress are absolute temperature at normal and stress condition）

活化能（Activation Energy）Ea，可推導出如下：

 



 

÷ 

 

 





 



 

× 

=

stress normal

stress normal

T 1 T

1 L

ln L k Ea

由上述方程式可推導出，活化能（Ea）是此方程式之斜率，如圖 2.8. 所示。

圖 2.8. 活化能示意圖

2.4.2. 電場加速因子

電場加速因子（Electrical Field Acceleration Factor，EAF）：

主要是由 Eying 模型推導出來，電場加速因子（E_AF）方程式表示如下：

E

_AF

= 10

^{β(Estress−Enormal )}

E_normal 和 E_stress 是在正常和加速狀況下之電場（E_normal and E_stress are electrical fields at normal and stress condition in MV/cm）

β 是電場加速常數（Electrical field acceleration rate constant in cm/MV）

2.4.3. 濕度加速因子

濕度加速因子（Humidity Acceleration Factor，H_AF）：

主要建立在 Hallberg 和 Peck 的理論基礎上，濕度加速因子（HAF）方程式表

示如下：

^H

AF

= ( ^RH

stress

^RH

normal

)

ⁿ

^{, n} = ^{2 ~ 3}

，

RHstress 和 RHnormal 是在正常和加速狀況下之相對濕度（RHstress and RH_normal are the relative humidity at normal and stress condition）

n 是濕度加速常數（Humidity acceleration rate constant）

2.4.4. 極端溫度加速因子

極端溫度加速因子（Temperature Excursion Acceleration Factor，TEAF）：

建立在 Coffin-Manson 方程式下：

^{Nf ~} ( ) ^{∆ T}

⁻ⁿ

Nf 是循環次數生命週期（Nf is the lifetime in cycles）

∆T 是極端溫度範圍（∆T is the temperature excursion range）

n 是實驗失效機制的冪次（n is the exponent determined experimentally and depends on failure mechanisms）

極端溫度加速因子（TEAF）可表示成：

( ^{T T} ) ^{, n 4 ~ 8}

TE

_AF

= ∆

_stress

∆

_normal ⁿ

≈

∆Tstress和 ∆Tnormal是在正常和加速狀況下之極端溫度範圍（∆Tstress and

n 是極端溫度加速常數（Temperature excursion acceleration rate constant）

2.4.5. 總和加速因子

總和加速因子之決定，主要依據為施加於積體電路（IC）產品上之應力作為 判斷根據，不同可靠度測試實驗會產生不同組合之加速因子（AF），通常表示為下 式：

AF = T

_AF

× E

_AF

× H

_AF

× TE

_AF

不同可靠度測試實驗產生不同之加速因子，舉例如下：

◊ 工作壽命測試（HTOL）：

AF = T

_AF

◊ 崩應測試（BI）：

AF = T

_AF

× E

_AF

◊ 溫濕度偏壓測試（THB）：

AF = T

_AF

× H

_AF

◊ 溫度循環測試（TCT）：

AF = TE

_AF

2.5. 失效率

失效率（Failure Rate）是 IC 產品的可靠度重要指標，在區間（I）早夭期（Infant Mortality）：失效率是比時間因子更為重要，失效率通常是以 PPM（Parts Per Million，百萬分之一）或%（百分比）表示。在區間（II）穩定期（Steady State）： 失效率是以 FIT（Failure In Time，1 FIT = 1 failure per 10⁹ device-hours）表示並透 過壽命加速測試來計算。在區間（III）磨耗期（Wearout）：失效率是由壽命加速測 試來計算並以產品可用多少年的方式來表示。

2.5.1. 失效率計算

失效率計算[8][14][15]通常分為兩類：一為使用 PPM（Parts Per Million，百萬 分之一）計算，另一為以 FIT（Failure In Time，1 FIT = 1 failure per 10⁹ device-hours）

計算。

◎ 使用 PPM 計算：

^{λ =} ( ^{M × 10}

⁶

) ^TD

λ 是用 ppm 表示在給定週期內之失效率（λ = failure rate in ppm for a given time period）

M= χ²(α,2r+2)/2

χ² = chi-square 因子在(2r+2)的自由度（Degree of freedom）

confidence level between 0 and 1）

r 是指全部失效數（r = total # of failures）

TD 是指全數實驗元件（TD = total device of the test）

◎ 使用 FIT 計算：

^{λ =} ( ^{M × 10}

⁹

) ^{TDH × AF}

λ 是用 FIT 表示在給定週期內之失效率（λ = failure rate in FITs）

M= χ²_(α,2r+2)/2

χ² = chi-square 因子在(2r+2)的自由度（Degree of freedom）

α 是在 0 與 1 之間的信心水準風險關聯（α = risk associated with confidence level between 0 and 1）

r 是指全部失效數（r = total # of failures）

TDH 是指全數實驗元件與時間的乘積（TDH = total device-hrs of the test）

AF 是指加速因子（AF = acceleration factor）

χ²（chi-square）對照表如表 2.1. 所示。

表 2.1. χ²（chi-square）對照表（Reference JESD-STD）

1-α (confidence level) r

(# of failure)

d.o.f.

(degree of freedom)

2r+2 60 % 90 % 95 %

0 2 1.83 4.61 5.99

1 4 4.04 7.78 9.49

2 6 6.21 10.64 12.59

3 8 8.35 13.36 15.51

4 10 10.47 15.99 18.31

5 12 12.58 18.55 21.03

6 14 14.69 21.06 23.68

7 16 16.78 23.54 26.3

8 18 18.87 25.99 28.87

9 20 20.95 28.41 31.41

10 22 23.03 30.81 33.92

第三章 第三章 第三章

第三章 可靠度驗證評估系統 可靠度驗證評估系統 可靠度驗證評估系統 可靠度驗證評估系統

3.1. 可靠度測試

3.1.1. 可靠度測試分類

可靠度測試依製程（Process）先後，大致分為二階段，一為元件階段（Device - Level）可靠度測試，一為產品（Product - Level）階段可靠度測試 。

元件階段（Device - Level）可靠度測試，測試項目大致如下：

閘極氧化層崩潰電壓強健度測試（Breakdown Voltage for Gate Oxide Integrity，VBD）。

時間相依介電質崩潰測試（Time Dependent Dielectric Breakdown，

TDDB）。

電子遷移測試（ElectroMigration，EM）。

熱載子效應測試（Hot Carrier Injection，HCI）。

臨限電壓穩定測試（Threshold Voltage Stability，Vt）。

由於本次論文討論範圍並未包括元件階段（Device - Level）可靠度測試，所 以並不加以詳細深入介紹。

產品階段（Product - Level）可靠度測試，依實驗目的不同，大致分成三個項 目，一為壽命測試（Life Time Test），一為環境測試（Environmental Test），另一個 是強健度測試（Robustness Test）。

壽命測試（Life Time Test），測試項目大致如下：

早夭測試（Early Fail Test，EFT）。

工作壽命測試（High Temperature Operation Life Time Test，HTOL）。

偏壓壽命測試（Bias Life Test，BLT）。

環境測試（Environmental Test），測試項目大致如下：

溫濕度偏壓測試（Temperature Humidity Bias Test，THB）。

高加速溫濕度壓力測試（Highly Accelerate Stress Test，HAST）。

壓力鍋測試（Pressure Cooker Test，PCT）。

溫度循環測試（Temperature Cycling Test，TCT）。

熱衝擊測試（Thermal Shock Test，TST）。

高溫儲存測試（High Temperature Storage Test，HTST）。

低溫儲存測試（Low Temperature Storage Test，LTST）。

前置測試（Pre - Condition，Pre - Con）。

強健度測試（Robustness Test），測試項目大致如下：

靜電放電（ElectroStatic Discharge，ESD）：

因靜電放電（ESD）產生的原因及其對積體電路放電的方式不同，目前被分類 為三類：

◊ 人體放電模式（Human-Body Model，HBM）。

◊ 機器放電模式（Machine Model，MM）。

◊ 元件充電模式（Charged-Device Model，CDM）。

閂鎖測試（Latch - Up，LU）。

3.1.2. 壽命測試

◎ 早夭測試（Early Fail Test，EFT）[16][17]：

參考規範：

◊ MIL-STD-883G, Method 1015.9, Burn-In Test.

◊ JEDEC Standard, JESD22-A108C, Temperature, Bias, and Operation Life.

測試目的：

利用高溫及高壓加速來評估製程之穩定性及找出初生期之失效缺陷，進 而計算出積體電路產品之早夭失效率。

測試條件：

提高溫度及電壓，使用動態訊號，即 T_stress=125 ℃，V_stress=1.3×Vcc。

失效機制：

材料與製程造成瑕疵，氧化層與金屬層缺陷，製程中的微粒與污染。

（Material/process flaws, defects include oxide defects, metallization defects, particles/contamination）

注意事項：

MIL-STD：

◊ 電性測試請儘速完成，且不能超過出爐後 96 小時。

◊ 在最後出爐前 8 小時區間內，電壓若有中斷超過 10 分鐘，則須加做 8 小時電壓不中斷之測試。

JESD-STD：

◊ 電性測試請儘速完成，且不能超過出爐後 96 小時。

◎ 工作壽命測試（High Temperature Operation Life Time Test，HTOL）[17][18]：

參考規範：

◊ MIL-STD-883G, Method 1005.8, Steady State Life.

◊ JEDEC Standard, JESD22-A108C, Temperature, Bias, and Operation Life.

測試目的：

在高溫下模擬產品於正常工作狀況下之極限條件，加速測試長期使用下 所引起的電性參數退化。

測試條件：

提高溫度，使用動態訊號，即 Tstress=125 ℃，Vstress=1.1×Vcc，讀點為 168 hrs、500 hrs、1000 hrs。

失效機制：

電子遷移，氧化層崩潰，內部擴散的不穩定造成離子污染。

（Electromigration, oxide breakdown, interdiffusion, instabilities due to ionic contamination）

注意事項：

MIL-STD：

◊ 電性測試請儘速完成，且不能超過出爐後 96 小時。若無法在 96 小時 內完成測試，則須進爐加做 24 小時電壓不中斷之測試後再測試。

JESD-STD：

◊ 電性測試請儘速完成，且不能超過出爐後 96 小時。

◎ 偏壓壽命測試（Bias Life Test，BLT）[17][18]：

參考規範：

◊ MIL-STD-883G, Method 1005.8, Steady State Life.

◊ JEDEC Standard, JESD22-A108C, Temperature, Bias, and Operation Life.

測試目的：

所引起的電性參數退化。

測試條件：

提高溫度，使用靜態電壓，即 Tstress=125 ℃，Vstress=1.1×Vcc，讀點為 168 hrs、500 hrs、1000 hrs。

失效機制：

電子遷移，氧化層崩潰，內部擴散的不穩定造成離子污染。

（Electromigration, oxide breakdown, interdiffusion, instabilities due to ionic contamination）

注意事項：

MIL-STD：

◊ 電性測試請儘速完成，且不能超過出爐後 96 小時。若無法在 96 小時 內完成測試，則須進爐加做 24 小時電壓不中斷之測試後再測試。

JESD-STD：

◊ 電性測試請儘速完成，且不能超過出爐後 96 小時。

3.1.3. 環境測試（Environmental Test）

◎ 溫濕度偏壓測試（Temperature Humidity Bias Test，THB）[19]：

參考規範：

◊ JEDEC Standard, JESD22-A101-B, Steady State Temperature Humidity Bias Life Test.

測試目的：

測試產品及其構成材料對高溫、高濕及偏壓的抗變能力。

測試條件：

Tstress=85±2 ℃，RHstress=85±5 % R.H.，Vstress=1.1×Vcc，讀點為 168 hrs、

500 hrs、1000 hrs。

失效機制：

封裝材質電解液腐蝕。

（Electrolytic corrosion, package hermetic）

注意事項：

JDSD-STD：

◊ 電性測試須於出爐後 48 小時內完成，若要續進爐須於 96 小時內進爐。

◎ 高加速溫濕度壓力測試（Highly Accelerate Stress Test，HAST）[20][21]：

參考規範：

◊ JEDEC Standard, JESD22-A110-B, Highly-Accelerated Temperature and Humidity Stress Test (HAST).

◊ JEDEC Standard, JESD22-A118, Accelerated Moisture Resistance Unbiased HAST.

測試目的：

測試產品及其構成材料對高溫、高濕及高壓下的抗變能力。

測試條件：

通常選定 Ts t r e s s=130 ±2 ℃， RHs t r e s s=85 ±5 % R.H.，3 3.3 psi a，

（V_stress=1.1×Vcc），讀點為 96 hrs。

高加速溫濕度壓力測試（HAST），測試條件表，如表 3.1. 所示。

表 3.1. 高加速溫濕度壓力測試條件表（Reference JESD-STD）

Temperature (°C) Relative Humidity (%) Vapor Pressure (psia) Duration (hours) 130 ± 2 85 ± 5 33.3 96 (-0, +2) 110 ± 2 85 ± 5 17.7 264 (-0, +2) psia : pound per square inch absolute

失效機制：

封裝材質電解液腐蝕。

（Electrolytic corrosion, package hermetic）

注意事項：

JESD-STD：

◊ 電電性測試須於出爐後 48 小時內完成，若要續進爐須於 96 小時內進 爐。

◎ 壓力鍋測試（Pressure Cooker Test，PCT）[22]：

參考規範：

◊ JEDEC Standard, JESD22-A102-C, Accelerated Moisture Resistance Unbiased Autoclave.

測試目的：

測試產品及其構成材料對高溫、高濕及高壓下的抗變能力。

測試條件：

T_stress=121±2 ℃，RH_stress=100 % R.H.，29.7 psia，讀點為 96 hrs、168 hrs。

失效機制：

封裝材質電解液腐蝕。

（Electrolytic corrosion, package hermetic）

注意事項：

JESD-STD：

◊ 電性測試不能快於出爐後 2 小時且須於出爐後 48 小時內完成，若要續 進爐須於 96 小時內進爐。

◎ 溫度循環測試（Temperature Cycling Test，TCT）[23][24]：

參考規範：

◊ MIL-STD-883G, Method 1010.8, Temperature Cycling.

◊ JEDEC Standard, JESD22-A104C, Temperature Cycling.

測試目的：

在高低溫變化循環下評估產品對溫度變化的抵抗能力。主要是藉由高低 溫度之變化，來測試產品封裝上不同物質間之不同熱膨脹係數所引起之 故障模式。

溫度循環測試（TCT）主要是利用氣體作為溫度介質，所以又稱做氣體到 氣體（air to air）測試。

測試條件：

通常選用 MIL-STD test condition C 做為實驗條件，即 Thot=150（+15 / -0）

℃，T_cold= -65（+0 / -10）℃，讀點為 200 cycle、500 cycle、1000 cycle。

溫度循環測試（TCT），測試條件表，如表 3.2. 所示。溫度循環狀況表示 圖，如圖 3.1. 所示。

表 3.2. 溫度循環測試條件表（Reference MIL-STD）

Temperature cycling test conditions（℃）

Step Minutes A B C D E F

Cold ≧10 -55 ℃ -55 ℃ -65 ℃ -65 ℃ -65 ℃ -65 ℃ Hot ≧10 85 ℃ 125 ℃ 150 ℃ 200 ℃ 300 ℃ 175 ℃

失效機制：

介電層破裂，導體與絕緣體破裂，不同介層間的脫層，金屬導線的脫層。

（Cracking of dielectrics, rupture of conductors or insulator, delamination at various interfaces, delamination-induced ball bond failures）

圖 3.1. 溫度循環測試示意圖（from MIL-STD）

注意事項：

MIL-STD：

◊ 測試中途有連續中斷超出測試總循環數 10 %以上,此實驗須重做。

◊ 若有冷熱兩槽,其高低溫槽轉換時間須小於 1 分鐘。

◊ 浸泡時間不能少於 10 分鐘,且溫度須於 15 分鐘內達到所設定之溫度。

JESD-STD：

◊ 測試中途有連續中斷超出測試總循環數 10 %以上,此實驗須重做。

◎ 熱衝擊測試（Thermal Shock Test，TST）[25][26]：

參考規範：

◊ MIL-STD-883G, Method 1011.9, Thermal Shock.

◊ JEDEC Standard, JESD22-A106B, Thermal Shock.

測試目的：

在高低溫變化循環下評估產品對溫度變化的抵抗能力。主要是藉由高低 溫度之變化，來測試產品封裝上不同物質間之不同熱膨脹係數所引起之 故障模式。

熱衝擊測試（TST）主要是利用液體作為溫度介質，所以又稱做液體到液 體（liquid to liquid）測試。

測試條件：

通常選用 MIL-STD test condition C 做為實驗條件，即 T_hot=150（+10 / -0）

℃，Tcold= -65（+0 / -10）℃，讀點為 200 cycle、500 cycle、1000 cycle。

熱衝擊測試（TST），測試條件表，如表 3.3. 所示。

表 3.3. 熱衝擊測試條件表（Reference MIL-STD）

Thermal shock test conditions（℃）

Step Minutes A B C

Cold ≧10 -55 ℃ -55 ℃ -65 ℃

Hot ≧10 85 ℃ 125 ℃ 150 ℃

失效機制：

介電層與矽晶片破裂，製程材料的疲乏，導體間機械性置換。

（Cracking of dielectrics or silicon die, fatigue in materials (e.g. bond wires), mechanical displacement of conductors）

注意事項：

MIL-STD：

◊ 測試中途有連續中斷超出測試總循環數 10 %以上,此實驗須重做。

◊ 冷熱兩槽,其高低溫槽轉換時間須小於 10 秒。

◊ 浸泡時間不能少於 2 分鐘,且溫度須於 5 分鐘內達到所設定之溫度。

JESD-STD：

◊ 測試中途有連續中斷超出測試總循環數 10 %以上,此實驗須重做。

◊ 冷熱兩槽,其高低溫槽轉換時間須小於 20 秒。

◎ 高溫儲存測試（High Temperature Storage Test，HTST）[27][28]：

參考規範：

◊ MIL-STD-883G, Method 1008.2, Stabilization Bake.

◊ JEDEC Standard, JESD22-A103C, High Temperature Storage Life.

測試目的：

在不加任何偏壓情況下，藉由高溫來模擬產品於對抗高溫的能力。

測試條件：

通常選用 JESD-STD test condition B 做為實驗條件，即 Thot=150（+15 / -0）

℃，讀點為 168 hrs、500 hrs、1000 hrs。

高溫儲存測試（HTST），測試條件表，如表 3.4. 所示。

表 3.4. 高溫儲存測試條件表（Reference JESD-STD）

High temperature test conditions（℃）

Condition A B C D E F G

Temp 125 ℃ (-0 / +10)

150 ℃ (-0 / +10)

175 ℃ (-0 / +10)

200 ℃ (-0 / +10)

250 ℃ (-0 / +10)

300 ℃ (-0 / +10)

85 ℃ (-0 / +10)

失效機制：

鋁與金間共金介面生成。

（Chemical and diffusion effect, Au-Al intermetallic growth）

注意事項：

MIL-STD：

◊ 實驗結束後須於 96 小時內完成電性測試。

JESD-STD：

◊ 實驗結束後須於 96 小時內完成電性測試。

◎ 低溫儲存測試（Low Temperature Storage Test，LTST）[29]：

參考規範：

◊ JEDEC Standard, JESD22-A119, Low Temperature Storage Life.

測試目的：

在不加任何偏壓情況下，藉由低溫來模擬產品於對抗低溫的能力。

測試條件：

通常選用 JESD-STD test condition B 做為實驗條件，即 T_cold= -55（+0 / -10）

℃，讀點為 168 hrs、500 hrs、1000 hrs。

低溫儲存測試（LTST），測試條件表，如表 3.5. 所示。

表 3.5. 低溫儲存測試條件表（Reference JESD-STD）

High temperature test conditions（℃）

Condition A B C

Temp -40 ℃

(-10 / +0)

-55 ℃ (-10 / +0)

-65 ℃ (-10 / +0)

失效機制：

封裝體的破壞，破裂和破屑。

（Cracking, chipping, or breaking of the package）

注意事項：

JESD-STD：

◊ 實驗結束後須於 96 小時內完成電性測試。

◎ 前置測試（Pre - Condition，Pre - Con）[30][31]：

參考規範：

◊ JEDEC Standard, JESD22A113E, Precondition of Nonhermetic Surface Mount Devices Prior to Reliability Testing.

◊ IPC/JEDEC J-STD-020D, Moisture/Reflow Sensitivity Classification for Nonhermetic Solid State Surface Mount Devices.

測試目的：

評估表面黏著元件（Surface Mount Device，SMD）包裝的產品在印刷電 路板（Print Circuit Board，PCB）上的焊接與產品運送過程中的熱應力所 造成的效應。

測試流程：

圖 3.2. 前置測試流程圖

Sample prepare

SAT-1 Inspection

Temperature Cycling -65

℃

~ 150

℃

/ 10 cycles

Baking 125

℃

/ 24 hrs

Moisture Soaking

MSL Level 3 : 30

℃

/ 60 % RH, 192 hrs

IR Reflow 260+5/-0

℃

/ 3 Times

Electrical Test

Pre-Condition

Visual Inspection Electrical Test

Finish

SAT-2 Inspection Visual Inspection

圖 3.2. 為 Pre-Condition 驗證的流程圖，步驟為：

◊ 初始目檢（Visual Inspection），以 40X 光學顯微鏡檢驗 IC 外觀及正印

（Mark）是否完整。

◊ 初始電性測試（Electrical Test），測試 IC 功能是否符合規格。

◊ 超音波掃瞄（Scanning Acoustic Tomograph，SAT）[32]，檢查 IC 內部 是否有空洞（Void）、裂痕（Crack）或是脫層（Delam）。

◊ 溫度循環測試（TCT），此項目在模擬 IC 出貨時的環境，可以選擇性的 做與不做，通常都要做。

◊ 高溫烘烤（Bake）24 小時，目的為移除 IC 內部之濕氣。

◊ 溫濕度吸收（Moisture Soaking），主要分為 6 個 Level，如表 3.6. 所示，

通常使用為 Level 1 和 Level 3。

表 3.6. 吸濕程度表（Reference JESD-STD）

FLOOR LIFE STANDARD

Level

TIME CONDITION TIME (hours) CONDITION 1 Unlimited ≤30 °C/85 % RH 168 (+5/-0) 85 °C/85 % RH 2 1 year ≤30 °C/60 % RH 168 (+5/-0) 85 °C/60 % RH 2a 4 weeks ≤30 °C/60 % RH 696 (+5/-0) 30 °C/60 % RH 3 168 hours ≤30 °C/60 % RH 192 (+5/-0) 30 °C/60 % RH 4 72 hours ≤30 °C/60 % RH 96 (+2/-0) 30 °C/60 % RH 5 48 hours ≤30 °C/60 % RH 72 (+2/-0) 30 °C/60 % RH 5a 24 hours ≤30 °C/60 % RH 48 (+2/-0) 30 °C/60 % RH

6 Time on

Label (TOL) ≤30 °C/60 % RH TOL 30 °C/60 % RH

◊ 迴銲爐（IR Reflow），模擬 IC 上印刷電路板時溫度，看是否對 IC 功能 造成影響。迴銲爐（IR Reflow）各區間溫度條件如表 3.7. 與圖 3.3. 所

表 3.7. 迴銲爐溫度曲線分類表（Reference JESD-STD）

Profile Feature Sn-Pb Eutectic Assembly Pb-Free Assembly Preheat & Soak

Temperature min (T

_smin

)

Temperature max (T_smax) Time (T_smin to T_smax)(t_s)

100 °C

150 °C 60-120 seconds

150 °C

200 °C 60-120 seconds

Average ramp-up rate (T

smax

to T

p

) 3 °C/second max.

3 °C/second max.

Liquidous temperature (T

L

)

Time at liquidous (tL)

183 °C

60-150 seconds

217 °C

60-150 seconds

Peak package body temperature (T

_p

)* See classification temp in

Table 3.8.

See classification temp in Table 3.9.

Time (t

p

)** within 5 °C of the

specified classification temperature (T

c

) 20** seconds 30** seconds Average ramp-down rate (T

_p

to T

_smax)

6 °C/second max. 6 °C/second max.

Time 25 °C to peak temperature 6 minutes max. 8 minutes max.

* Tolerance for peak profile temp. (T

p

) is defined as a supplier min. and a user max.

** Tolerance for time at peak profile temp. (t

p

) is defined as a supplier min. and a user max.

◊ 最終目檢（Visual Inspection），以 40X 光學顯微鏡檢驗 IC 外觀及正印

（Mark）是否完整。

◊ 最終電性測試（Electrical Test），測試 IC 功能是否符合規格。

◊ 最終超音波掃瞄（Scanning Acoustic Tomograph，SAT），檢查 IC 內部 是否有空洞（Void）、裂痕（Crack）或是脫層（Delam）。

圖 3.3. 迴銲爐溫度曲線規格圖（Reference JESD-STD）

表 3.8. 與表 3.9. 分別為錫鉛製程及無鉛製程 Reflow 溫度分類。

表 3.8. 錫鉛製程迴銲爐溫度分類表（Reference JESD-STD）

Package Thickness Volume <350 mm

³

Volume ≥350 mm

³

<2.5 mm 235 °C 220 °C

≥2.5 mm 220 °C 220 °C

表 3.9. 無鉛製程迴銲爐溫度分類表（Reference JESD-STD）

Package Thickness Volume < 350 mm

³

Volume 350 ~ 2000 mm

³

Volume > 2000 mm

³

<1.6 mm 260 °C 260 °C 260 °C

1.6 mm ~ 2.5 mm 260 °C 250 °C 245 °C

>2.5 mm 250 °C 245 °C 245 °C

失效機制：

封裝體破裂，脫層。

（Package crack, delamination, procon）

注意事項：

JESD-STD：

◊ 高溫儲存後，須於 2 小時內將樣品放入溫濕度儲存內。

◊ 在溫濕度儲存完成後，不能快過 15 分鐘，且不能慢於 4 小時須完成過 迴銲爐（Reflow）動作。

◊ 過迴銲爐（Reflow）與迴銲爐中間，時間須間隔 5 分鐘以上且不能超 過 60 分鐘。

◊ 如果在溫濕度儲存完成後不能達到上述規定，則實驗須重頭來過。

3.1.4. 強健度測試（Robustness Test）

強健度測試（Robustness Test），測試項目大致分為兩部分，一為靜電放電

（ElectroStatic Discharge，ESD），一為閂鎖測試（Latch - Up，LU）。

靜電放電（ESD）產生的原因及其對積體電路放電的方式不同，目前被分類為 三類：

◎ 人體放電模式（Human-Body Model，HBM）[33][34][35]：

人體放電模式（HBM）的 ESD 是指因人體在地上走動磨擦或其他因素在人體 上已累積了靜電，當此人去碰觸到 IC 時，人體上的靜電便會經由 IC 的腳（pin）

而進入 IC 內，再經由 IC 放電到地去，此放電的過程會在短到幾百毫微秒（ns）的 時間內產生數安培的瞬間放電電流，此電流會把 IC 內的元件給燒毀。對一般商用 IC 的 2 KV ESD 放電電壓而言，其瞬間放電電流的尖峰值大約是 1.33 A。

有關於 HBM 的 ESD 已有工業測試的標準，為現今各國用來判斷 IC 之 ESD 可靠度的重要依據。其中人體的等效電容定為 100 pF，人體的等效放電電阻定為 1.5 KΩ。人體放電模式（HBM）的工業標準耐壓能力等級分類及其測試等效電路 如表 3.10. 及圖 3.4. 所示。通常以通過 Class B（HBM – 2000 V）為判定標準。

表 3.10. 人體放電模式工業標準耐壓能力等級分類

Classification Sensitivity

Class A 0 ~ 1999 V

Class B 2000 ~ 3999 V

Class C 4000 ~ 15999 V

圖 3.4. 人體放電模式工業標準測試等效電路

◎ 機器放電模式（Machine Model，MM）[33][36]：

機器放電模式的 ESD 是指機器（例如機械手臂）本身累積了靜電，當此機器 去碰觸到 IC 時，該靜電便經由 IC 的 pin 放電。因為大多數機器都是用金屬製造的，

其機器放電模式的等效電阻為 0 Ω，但其等效電容定為 200 pF。由於機器放電模式 的等效電阻為 0 Ω，故其放電的過程更短，在幾毫微秒到幾十毫微秒之內會有數安 培的瞬間放電電流產生。

機器放電模式（MM）的工業標準耐壓能力等級分類及其測試等效電路如表 3.11. 及圖 3.5. 所示。通常以通過 Class B（MM – 200 V）為判定標準。

○

○○

○ ○○○○

High Voltage Pulse Generator

Device Under

Test

○

○○

○

1.5 kΩ R

100 pF

表 3.11. 機器放電模式工業標準耐壓能力等級分類

Classification Sensitivity

Class A 0 ~ 199 V

Class B 200 ~ 399 V

Class C ≥400 V

圖 3.5. 機器放電模式工業標準測試等效電路

◎ 元件充電模式（Charged-Device Model，CDM）[33][37]：

此放電模式是指 IC 先因磨擦或其他因素而在 IC 內部累積了靜電，但在靜電 累積的過程中 IC 並未被損傷。此帶有靜電的 IC 在處理過程中，當其 pin 去碰觸到 接地面時，IC 內部的靜電便會經由 pin 自 IC 內部流出來，而造成了放電的現象。

此種模式的放電時間更短，僅約幾毫微秒之內，而且放電現象更難以真實的 被模擬。因為 IC 內部累積的靜電會因 IC 元件本身對地的等效電容而變，IC 擺放 的角度與位置以及 IC 所用的包裝型式都會造成不同的等效電容。CDM 的放電電

○○○

○ ○○○○

High Voltage Pulse Generator

Device Under

Test

○○○

○

R

200 pF

流在不到 1 ns 的時間內，便已衝到大安培的尖峰值，但其放電的總時段約在 10 ns 的時間內便結束。此種放電現象更易造成積體電路的損傷。

元件充電模式（CDM）的工業標準耐壓能力等級分類及其測試等效電路如表 3.12. 及圖 3.6. 所示。通常以通過 Class C（CDM – 500 V）為判定標準。

表 3.12. 元件充電模式工業標準耐壓能力等級分類

Classification Sensitivity

Class A 0 ~ 199 V

Class B 200 ~ 499 V

Class C 500 ~ 999 V

Class D ≥1000 V

圖 3.6. 元件充電模式工業標準測試等效電路

○

○

○

○ ○○○○

High Voltage Pulse Generator

Device Under

Test

○

○

○

○

R

C

IC經由ESD測試後，要判斷其是否已被ESD所破壞，以便決定是否要再進一步 測試下去，但是如何判定該IC已被ESD所損壞了呢？常見的有下述三種方法：

1. 絕對漏電流：當IC被ESD測試後，其Input/Output腳的漏電電流超過1 µA（或10 µA）。漏電電流會隨所加的偏壓大小增加而增加，在測漏電電流時所加的偏壓 有人用5.5 V（VDD×1.1），也有人用7 V（VDD×1.4）。

2. 相對I-V漂移：當IC被ESD測試後，自Input/Ouput腳看進IC內部的I-V特性曲線漂 移量在30 %（20 %或40 %）。

3. 功能觀測法: 先把功能正常且符合規格之IC的每一支腳依測試組合打上某一電 壓準位的ESD測試電壓，再拿去測試其功能是否仍符合原來的規格。

用不同的故障判定準則，對同一IC而言，可能會有差距頗大的ESD故障臨界電 壓。因此ESD故障臨界電壓要在有註明其故障判定準則條件之下，才顯得有意義！

◎ 閂鎖測試（Latch - Up，LU）[38]：

閂鎖測試（LU）主要是針對 CMOS 產品，來評估 IC 產品對於閂鎖 Latch - Up 的抵抗能力。觸發方式分為正負電流觸發：±100 mA 與電源過壓觸發 1.5×Vmax。

閂鎖測試（LU）的工業標準測試等效電路如圖 3.7. 正電流觸發測試模型等效 電路圖，圖 3.8. 為負電流觸發測試模型等效電路圖，圖 3.9. 為電源過壓觸發測試 模型等效電路圖所示。

圖 3.7. 正電流觸發測試模型等效電路圖

圖 3.8. 負電流觸發測試模型等效電路圖

圖 3.9. 電源過壓觸發測試模型等效電路圖

3.2. 可靠度驗證

積體電路（IC）產品可靠度驗證，通常都是依據 JEDEC Standard， JESD47，

“Stress-Test-Driven Qualification of Integrated Circuits”[39]為基礎，再根據各公司產 品特性，由公司決定公司可靠度驗證的相當測試項目。

就產品（Product - Level）階段可靠度測試，測試項目通常如下：壽命測試（Life Time Test）項目為工作壽命測試（HTOL）；環境測試（Environmental Test）項目 先有前置測試（Pre - Con），完成後續做溫度循環測試（TCT）、高溫儲存測試

（HTST）、高加速溫濕度壓力測試（HAST）及溫濕度儲存測試（THST）；強健度 測試（Robustness Test）項目有靜電放電測試（ESD）及閂鎖測試（LU），以上測 試項目依各公司考量而有所差異。

表 3.13. 為可靠度驗證測試項目表，另表 3.14. 為可靠度驗證測試項目參考 表，主要差別是參考表為不同公司可能驗證之可靠度測試項目。

表 3.13. 可靠度驗證測試項目表

No Test Item Test Condition Sample Size LTPD Criteria

1 Pre-condition

JESD22-A113, J-STD-020 (1) Function Test

(2) SAT Inspection

(3) TCT 5 cycles -65 ℃ ~ +150 ℃ (4) Baking 24 hrs / +125 ℃

(5) MSL3 30 ℃ / 60 % RH / 192 hrs (6) IR Reflow 3 cycles

(7) SAT Inspection (8) Function Test

45 pcs 5 %

Lot A/R : 0/1 1 lot

2

High Temperature Storage Test (HTST)

JESD22-A103, MIL-STD-883 M1008.2

150 ℃, 1000 hrs

45 pcs 5 %

Lot A/R : 0/1 1 lot

3

Temperature Cycling Test (TCT)

JESD22-A104, MIL-STD-883 M1010.7

-65 ℃ ~ +150 ℃, 1000 cycles

45 pcs 5 %

Lot A/R : 0/1 1 lot

4

Temperature Humidity Storage Test (THST)

JESD22-A101

85 ℃ / 85 % RH, 1000 hrs 45 pcs 5 % Lot A/R : 0/1 1 lot

5 Highly Accelerated Stress Test (HAST)

JESD22-A118

130 ℃ / 85 % RH, 96 hrs 45 pcs 5 % Lot A/R : 0/1 1 lot

6

High Temperature Operation Life Test

(HTOL)

JESD22-A108, MIL-STD-883 M1005.8

125 ℃ / 1.1xVoltage, 1000 hrs

77 pcs 5 % Lot A/R : 1/2 1 lot

JESD22-A114, MIL-STD-883 M3015.7

HBM : ±2000 V

3 pcs per mode

JESD22-A115 MM : ±200 V

3 pcs per mode 7

ElectroStatic Discharge (ESD)

JESD22-C101 CDM : ±500 V

3 pcs per mode

NA

Lot A/R : 0/1 1 lot

8 Latch-up (L/U)

JESD78

Trigger Current : ±100 mA

3 pcs per

mode NA

Lot A/R : 0/1 1 lot