中 華 大 學

中 華 大 學 碩 士 論 文

提升函數精確度之 CMOS 電流模式 二次多項式修正電路

Improving the Accuracy of Function Using Multiple Corrections

on a CMOS Current-mode Quadratic Circuit

系 所 別：電機工程學系碩士班 學號姓名：M09701040 黃俊豪 指導教授：林國珍 博士

中 華 民 國 100 年 7 月

中文摘要

本論文目的為設計提升函數精確度之CMOS電流模式二次多項式修正電 路。所設計之二次多項式修正電路，以二次多項式電路為基礎，可依照使用者所 需的精準度來調整電路組成與MOS電晶體的長寬比值，也可因應不同方向的輸 入電流對二次多項式電路做修正。

本論文以二次多項式修正電路為主，從平方電路開始介紹。由平方電路衍生 出二次多項式電路，進而設計出二次多項式修正電路。除了二次多項式修正電路 的組合架構及參數推導，我們也會在相關問題中提出另一種回授修正電路，並與 二次多項式修正電路做比較。最後將二次多項式修正電路模擬並做成晶片。模擬 工具使用HSPICE、MATLAB與HSPICE ToolBox等。電路佈局使用國家晶片系統 設計中心(CIC)提供的台積電(TSMC)0.35製程。

所設計的二次多項式修正電路，模擬結果為輸入範圍為-265μA~215μA，輸 出結果相對誤差±3%以內，頻寬為134MHz，晶片面積為0.368 x 0.32 (mm²)。

關鍵字：電流模式，二次多項式，回授

Abstract

The propose of this thesis is that design the circuits for improving the accuracy of CMOS Current-Mode Quadratic Circuits. The proposed circuit is based on CMOS Current-Mode Quadratic Function Circuits, its W/L ratio and construction could be adjusted by the relative error that the users needed , and it works with input current of different direction .

First we explain how to implement CMOS Current-Mode Quadratic Circuits and design the proposed circuit in the way of multiple corrections. Except the construction and the parameters of the proposed circuit, we also discuss the feedback circuit, and compare it with the proposed circuit. Finally we simulate the proposed circuit and make real chip. The simulation tool is HSPICE, MATLAB and HSPICE ToolBox.

We used the TSMC 0.35 μm process which provided with CIC to layout the circuits.

The input range of the proposed circuit is -265μA~215μA, the relative error within ±3%, the bandwidth is 134MHz, and the area of chip is 0.368 x 0.32 (mm²).

Keywords：Current-Mode, Quadratic Function, Feedback

誌謝

回想研究所的求學過程中，首先要感謝指導教授 林國珍 博士，除了研究領 域上的專業知識，老師也指導我們做人處事的道理、面對問題時應有的態度以及 正確的人生觀。同時也要感謝口試委員；徐永珍 博士、邱煥凱 博士與宋志雲 博 士在百忙之中給予的建議和諸多的指導，使我能夠順利完成論文，在此向各位老 師致上十二萬分的謝意與敬意。

此外，也要感謝實驗室的學長姊和同學們在學業上的幫助，智仁、順風、惟 勝、智超、信誠、哲銘、培倫、政佐、志軒、邵恒，以及微電子系的助理美惠，

因為有大家的協助，讓我的研究所生活既豐富又踏實。

最後要感謝我的家人，不論是物質上的支持或精神上的鼓勵，都讓我能無後 顧之憂的專心研究學習。僅此論文獻給所有關心、照顧我的人，願大家諸事順心、

健康快樂。

黃俊豪 僅誌於民國100年7月

目錄

中文摘要 ... I Abstract ... II 誌謝 ... III 目錄 ... IV 表目錄 ... VI 圖目錄 ... VI

第一章 緒論... 1

1.1 研究背景與動機 ... 1

1.2 論文架構 ... 2

第二章 平方電路 ... 3

2.1 平方電路公式推導... 3

2.2 二次多項式公式推導... 5

第三章 二次多項式修正電路設計與模擬 ... 7

3.1 前言 ... 7

3.2 二次多項式修正電路之設計 ... 7

3.2.1 二次多項式修正電路架構 ... 7

3.2.2 修正電路的運作 ... 10

3.2.2.1 正半部電路的運作 ... 10

3.2.3 修正電路參數值設定 ... 12

3.2.3.1 正半部修正電路參數設定 ... 12

3.2.3.2 負半部修正電路參數設定 ... 14

3.2.4 輸出電流修正結果 ... 17

3.3 增加一組以上的修正電路 ... 20

3.3.1 第二組修正電路的參數設定... 21

3.4 電路設計上相關之問題 ... 24

3.4.1 電流鏡長寬比計算 ... 24

3.4.2 電流鏡工作區 ... 26

3.4.3 回授修正電路結構考量 ... 28

3.5 電路模擬 ... 32

第四章 電路晶片設計 ... 38

4.1 設計考量 ... 38

4.2 電路架構設計 ... 39

4.2.1 定電流電路架構設計 ... 39

4.2.2 二次多項式修正電路架構設計 ... 39

4.3 多項式電路晶片佈局設計 ... 44

4.4 多項式電路晶片模擬... 45

4.4.2 TT、FF、FS、SF、SS 模擬 ... 46

4.4.3 電壓變動模擬 ... 47

4.4.4 頻寬模擬 ... 48

第五章 結論... 49

參考文獻 ... 50

表目錄 表4-1電路參數值……….42

表5-1文獻比較表……….49

圖目錄 圖 2-1 平方電路基本架構 ... 3

圖 2-2 二次多項式電路基本架構 ... 4

圖 2-3 指數函數模擬結果 ... 6

圖 3-1 二次多項式修正電路基本架構 ... 7

圖 3-2 二次多項式修正電路正半部 ... 8

圖 3-3 二次多項式修正電路負半部 ... 9

圖 3-4 正半部輸出電流 I

模擬 ... 10

圖 3-5 正半部輸出電流相對誤差 ... 12

圖 3-7 不同 a 值對輸出電流的影響 ... 14

圖 3-8 負半部輸出電流 I

模擬 ... 15

圖 3-9 負半部輸出電流相對誤差 ... 16

圖 3-10 負半部輸出電流修正模擬 ... 16

圖 3-11 不同 b 值對輸出電流的影響 ... 17

圖 3-12 二次多項式電路輸出結果 ... 18

圖 3-13 修正後輸出結果 ... 18

圖 3-14 二次多項式電路輸出結果(相對誤差) ... 19

圖 3-15 修正後輸出結果(相對誤差) ... 19

圖 3-17 正半部使用一組修正電路之輸出電流 ... 21

圖 3-18 正半部增加第二組修正電路之輸出電流變化 ... 22

圖 3-19 不同 c 值對輸出電流的影響 ... 23

圖 3-20 正半部使用兩組修正電路之輸出結果 ... 23

圖 3-21 正半部使用兩組修正電路之輸出結果(相對誤差) ... 24

圖 3-22 修正電流計算值與模擬值比較 ... 25

圖 3-23 修正電流計算值與模擬值比較(相對誤差) ... 25

圖 3-24 未將修正電流反向之電路圖 ... 26

圖 3-25 將輸出電流反向之電路圖 ... 27

圖 3-27 回授修正電路 ... 28

圖 3-28 回授修正電路正半部 ... 29

圖 3-29 回授修正電路負半部 ... 29

圖 3-30 二次多項式修正電路正半部使用一組修正電路之模擬結果 . 30 圖 3-31 二次多項式修正電路與回授修正電路之修正電流比較 ... 31

圖 3-32 正半部未使用修正電路 ... 32

圖 3-33 正半部使用 1 組修正電路 ... 33

圖 3-34 正半部使用 2 組修正電路 ... 33

圖 3-35 正半部使用 3 組修正電路 ... 34

圖 3-36 正半部使用 4 組修正電路 ... 34

圖 3-37 正半部使用 5 組修正電路 ... 35

圖 3-38 負半部未使用修正電路 ... 35

圖 3-39 負半部使用 1 組修正電路 ... 36

圖 3-40 負半部使用 2 組修正電路 ... 36

圖 3-41 負半部使用 3 組修正電路 ... 37

圖 3-42 負半部使用 4 組修正電路 ... 37

圖 4-1 定電流電路設計圖 ... 39

圖 4-2 正半部電路架構設計圖 ... 40

圖 4-3 負半部電路架構設計圖 ... 41

圖 4-4 正半部電路架構 Layout 圖 ... 43

圖 4-5 負半部電路架構 Layout 圖 ... 43

圖 4-6 二次多項式修正電路晶片佈局圖 ... 44

圖 4-7 多項式修正電路晶片模擬圖 ... 45

圖 4-8 TT、FF、FS、SF、SS 狀況模擬結果圖 ... 46

圖 4-9 VDD=2.25V 時電壓變動模擬圖 ... 47

圖 4-10 VDD=2.75V 時電壓變動模擬圖 ... 47

圖 4-11 頻寬模擬圖 ... 48

第一章 緒論

1.1 研究背景與動機

本論文主要在設計提升函數精確度之CMOS電流模式二次多項式修正電 路，以二次多項式電路所設計的函數為基礎，使用者能依照誤差與輸入電流範圍 計算出二次多項式修正電路之MOS電晶體的長寬比與相關數據，以提升函數的 精確度。

我們所採用的電流模式二次多項式電路，是利用MOS電晶體工作在飽和區 時的電流特性來實現各類函數，如指數函數與自然對數等。雖然MOS電晶體操 作在飽和區並沒有這些函數的特性，但能利用飽和區電流平方特性完成電路設 計。

為了實現這些函數，我們使用泰勒展開式來近似指數函數，雖然泰勒展開式 可以取到一次、二次或是更高次方，次方越高近似式相對越精準，然而電路的實 現上也就越複雜且不易實現，又為了配合MOS電晶體飽和區的平方特性，因此 泰勒展開式只取至二次項。

二次多項式電路採用電流模式來設計。電流模式擁有速度快，較高頻寬等優 點，近年來也有多種應用系統使用此技術[1]~ [5]。又二次多項式電路結構精簡，

設計容易，利用自然對數與指數函數簡單的相加減就能得到乘除法的效果，因此 能用來設計對數域濾波器(log-domain filter)[6]、乘除法器[7]~ [8]，甚至利用壓縮 擴展的方法，延伸到Gamma校正器[9]、幾何平均電路[10]與可變增益放大器 (VGA)[11]等應用，因此我們希望對二次多項式電路做更精準，輸入電流範圍更 大的改良。

二次多項式電路的MOS電晶體必頇操作在飽和區，因此影響到輸入電流的

差。因此我們希望能在電晶體非飽和的時候，也能有準確的輸出，同時使輸入電 流的範圍更加延展。

1.2 論文架構

本論文主要分為五章：

第一章為緒論，說明設計二次多項式CMOS電流模式類比修正電路的動機與 研究方法。

第二章介紹平方電路，並說明如何衍生設計出二次多項式類比電路與二次多 項式類比修正電路。

第三章介紹二次多項式類比修正電路設計流程，組合架構與推導過程，並模 擬出數據與圖形。本章節以第二章所提的平方電路架構為基礎，衍生推導出二次 多項式類比修正電路，並且提出二次多項式修正電路組合架構與推導設計方法和 電路架構上所會遇到的相關問題，最後利用MATLAB模擬輸出電流(Iout)結果圖。

第四章說明二次多項式類比修正電路晶片之設計，並以CIC提供的TSMC 0.35μm之製程技術加以實現。本章會比對二次多項式類比修正電路的晶片與電路 模擬，確定電路設計之正確性後，透過CIC下線。

第五章為結論，將本篇論文研究結果與其他文獻做比較，並提出未來研究的 方向。

第二章 平方電路

2.1 平方電路公式推導

圖 2-1 為平方電路基本架構

m1

m2 I

I

I

圖 2-1 平方電路基本架構

假設圖 2-1 中 m1、m2 皆操作在飽和區且 K 值完全匹配，即K K_p K_n，

L c W K_p _{p ox}

2

 1 ，

L c W K_n _{n ox}

2

 1 [12]，當輸入電流 I_X流向為向外流出時，I₁

與 I₂可分別表示為[13]：

2 tp c DD 2

tp GS

1 K(V V ) K(V V V )

I      (2-1)

2 tn c 2

tn GS

2 K(V V ) K(V V )

I     (2-2) 依電流流向可得I₂ I₁I_X，將(2-1)與(2-2)代入可得：

x 2 tp C DD 2

tn

C V ) K(V V V ) I

K(V     

經過整理後，I_X可表示為：

2

2 ( )

)]

(

[ _{DD C tp C tn}

X KV V V K V V

I     

) 2

( ] ) (

) (

2

[V_DD² V_DD V_C V_tp V_C V_tp ² K V_C² V_CV_tn V_tn²

K       



) 2

2 2

2

(V_DD² V_tp² V_DDV_C V_DDV_tp V_CV_tp V_CV_tn V_tn²

K      



V V V V K V

V V

K[(  )²  ²]2 (   )



經過整理後，V_C可表示為：

) (

2 )

( 2

) )(

(

tn tp DD

X tn

tp DD

tn tp DD tn tp DD

C K V V V

I V

V V

V V V V V V

V   











 

) (

2 2

) (

tn tp DD tn X

tp DD

V V V K V I

V V



 



  (2-3)

將(2-3)代入(2-1)與(2-2)式，I1與 I2可表示為：

2

1 ]

) (

2 2 [

tn tp DD tn X

tp DD

V V V K V I

V V K

I     

 (2-4)

2

2 ]

) (

2 2 [

tn tp DD tn X

tp DD

V V V K V I

V V K

I     

 (2-5)

設 ⁰ 2

tn tp

DD V V

V

V  

 代入(2-4)與(2-5)式，可得：

2 2 0 2

0

1 )

1 4

( KV

KV I

I   ^X

2 2 0 2

0

2 )

1 4

( KV

KV I

I   ^X

m1

m2

m3 I

I

I

I

I

圖 2-2 二次多項式電路基本架構

如圖 2-2，常數項用電流源 I_V實現，若 m1 與 m3 的長寬比為 1：1，則：

若輸入電流 I_X流向為向內流，則：

2 2 0 2

0

1 )

1 4

( KV

KV I

I   ^X

2 2 0 2

0

2 )

1 4

( KV

KV I

I   ^X

V X

out I

KV KV I

I   ₂ ² 

0 2

0 )

1 4 (

2.2 二次多項式公式推導

利用平方電路的特性，可模擬各類函數，如三角函數、指數函數及對數函數 等。方法是將這些函數做泰勒展開，取到二次項，再以平方電路模擬。以指數函 數為例，在展開點 b₀做泰勒展開後取到二次項：

2 0

0 ( )

2 ) 1

( ⁰

0

0 e x b e x b

e

e^x  ^b  ^b   ^b  經過整理後：

) 2 1 1

( ) 1 2 (

0 0

2 0 2

0

b b

x e

b b x

e e 

 



 (2-7) 為了用平方電路實現式(2-7)，我們先將式(2-7)乘上電流 I₀轉成電流為單位的 式子：

) 2 1 1

( ) 1 2 (

0 0

0 2 0 2

0 0

0

b b

x e

b I b x

I e e

I 

 



 (2-8)

比較(2-6)與(2-8)，可得：

2 0 0

2

0 (1 )

2

0

e b I KV

b 

 (2-9)

0 2

0 1

4 b

x KV

I_X

  (2-10) 將(2-9)代入(2-10)，經過整理後 x 可表示為：

) 1 (

2 ₀

0

0 b

e I x _bI^X

 

由此可得為了模擬指數函數，二次多項式電路的各個參數：

2 0 0

2

0 (1 )

2

0

e b I KV

b 



) 1 (

2 ₀

0

0 b

e I x _bI^X

  2

0

0 b

V

I e I 

假設b₀ 0，I₀ 80，KV₀² 40，I_V 40，可得指數函數，如圖 2-3。第 三章則介紹，以此為基礎所設計之修正電路。

圖 2-3 指數函數模擬結果

第三章 二次多項式修正電路設計與模擬

3.1 前言

本章主要在介紹我們所提出的方法，即以二次多項式所表示之函數的類比修 正電路設計之架構與推導流程，從平方電路為基礎電路開始衍生到我們所提出的 二次多項式類比修正電路完整架構、模擬狀況，並且介紹設計上所遇到的相關問 題與解決方法。

3.2 二次多項式修正電路之設計

3.2.1 二次多項式修正電路架構

m1

m2

m5

Idp1

m4

m8 m9

m6

m7

m12 m13

m3 Iv Iout

VDD

Idn1

Ix

Iex

Iex2

m14 m15

m10 m11

Vc

圖 3-1 二次多項式修正電路基本架構

圖 3-1 為電流模式二次多項式表示之指數函數修正電路。我們依輸入電流 I_x 的流向，將圖分成兩部份說明。設 Ix流出電路為正向(以下稱正半部，圖 3-2)，

I_x流入電路為負向(以下稱負半部，圖 3-3)。

m1

m2

m5

Idp1

m4

m8 m9

m3 Iv Iout

VDD

Idn1

Ix

Iex

m10 m11

Vc

圖 3-2 二次多項式修正電路正半部

以下分別解說正半部(圖 3-2)中各部份的功能：

1. m1、m2、m3 及 Iv為原本的二次多項式平方電路

2. m4 及 m5 的功能為複製一個電流值相同，方向相反的 Ix。因此長寬比 m1：

m4=m2：m5=1：1

3. m8、m9、m10、m11 及 Iex組成一修正電路 4. Iex電流源，作為控制修正電路啟動的開關

5.電流鏡 m8 及 m9 藉由長寬比控制修正電流值大小

6.電流鏡 m10 及 m11 將修正電流反向以符合對輸出電流 Iout修正的方向

m1

m2

Idp1

m6

m7

m12 m13

m3 Iv Iout

VDD

Idn1

Ix

Iex2

m14 m15

Vc

圖 3-3 二次多項式修正電路負半部

負半部(圖 3-3)的功能：

1. m1、m2、m3 及 Iv為原本的二次多項式平方電路

2. m6 及 m7 的功能為複製一個電流值相同，方向相反的 Ix。因此長寬比 m1：

m6=m2：m7=1：1

3. m12、m13、m14、m15 及 Iex2組成一修正電路 4. Iex2電流源，作為控制修正電路啟動的開關

5.電流鏡 m12 及 m13 藉由長寬比控制修正電流值大小

6.電流鏡 m14 及 m15 將修正電流反向以符合對輸出電流 Iout修正的方向

3.2.2 修正電路的運作

3.2.2.1 正半部電路的運作

I_x電流方向為流出、從0μA 開始增加，理論值與模擬值之間的誤差(圖 3-4) 也開始變大。此時 Ix尚未大於 Iex，因此 m8 沒有電流而處於截止狀態，m11 也無 修正電流流入輸出端。

圖 3-4 正半部輸出電流 I_out模擬

當 I_x大於 I_ex，m8 從截止變為導通狀態，有一 I_fix = ( Ix - Iex )的電流流過。藉 由 m8 及 m9 電流鏡，可得 a 倍的 Ifix，再透過 m10 及 m11 電流鏡將 aIfix反向並 輸入到輸出端即可對 I_out產生修正的效果。

3.2.2.2 負半部電路的運作

當 I_x電流方向為流入、從0μA 開始增加，理論值與模擬值之間的誤差(圖 3-8) 開始變大。此時 Ix尚未大於 Iex2，因此 m12 沒有電流而處於截止狀態，m15 也無 修正電流流入輸出端。

當 Ix大於 Iex2，m12 從截止變為導通狀態，有一 Ifix2 = ﹣( Ix - Iex2 )的電流流 過。藉由 m12 及 m13 電流鏡，可得 b 倍的 I_fix2，再透過 m14 及 m15 電流鏡將 bI_fix2 反向並輸入到輸出端即可對 Iout產生修正的效果。

由整體修正電路圖 3-1 來看，當 I_x電流方向為流出時，正半部的修正電路能 提供 aIfix對 Iout修正；而負半部的修正電路，因為電流方向相反使得 m12 截止，

沒有修正電流對 I_out修正，也因此不會影響修正結果。當 I_x電流方向為流入時則 剛好相反。正半部的修正電路無電流，而負半部能提供 bIfix2對 Iout修正。

3.2.3 修正電路參數值設定

3.2.3.1 正半部修正電路參數設定

I_ex值可由誤差的接受度來決定。由圖 3-5 可看出當 I_x電流從0μA 開始增加，

理論值與模擬值之間的誤差也開始變大。Ix = 75μA 時相對誤差約為 3%，而當 Ix

大於75μA、相對誤差也大於 3%。若希望相對誤差小於 3%，則將 Iex設為75μA。

而修正電路會在 Ix 大於 75μA 後才開始動作。同理，若希望相對誤差小於 2%，

則將 I_ex設為60μA。因此 Iex是由誤差的接受度來決定。

圖 3-5 正半部輸出電流相對誤差

接著決定 m8 及 m9 長寬比。在 3.2.2 中提到修正電路能提供一 a ( Ix - Iex )的 電流至輸出端，因此輸出電流變為 I_out + a ( Ix - Iex )，此變化表示在圖 3-6。修正

100% 3%

) KV 4 exp( I I

)]

I a(I [I

KV ) 4 exp( I I

2 0 x u

ex x 2 out

0 x u













(4-1)

我們由第二章得知

) 1 (

2 ₀

0

0 b

e I x _bI^X

  ，當泰勒展開點b₀ 0時， ₂

0 4 0

2 KV

I I

x I^X  ^X ，

因此我們輸出電流的理論值為 )

KV 4 exp( I

I ₂

0 x

u 。(4-1)以圖 3-7 表示。可知當 a=0.408 能得到相對誤差小於 3%且修正範圍最大的輸出電流。a 即為 m8 及 m9 的長寬比 值。

舉例說明，若 a=0.408，m8 與 m9 的 W 值約可設為 1μm 與 2.451μm。然而 在製作晶片上，小數點第一位之後的長寬值會產生較大的誤差，因此我們可以設 為 1μm 與 2.5μm，這麼一來 a 值變為 0.4。由圖 3-7 可得知，a 值改為 0.4 後雖然 誤差小於 3%，但能夠修正的範圍也隨之變小。因此在設定 a 值時頇考量到製作 成晶片時的長寬比。

圖 3-6 正半部輸出電流修正模擬

當 I_x＞0，模擬值小於理論值，為了修正輸出電流，必頇加一組電流鏡 m10 及 m11 將修正電流反向以符合對輸出電流 Iout修正的方向，長寬比為 1：1。

圖 3-7 不同 a 值對輸出電流的影響

3.2.3.2 負半部修正電路參數設定

基本上設定方法皆與正半部相同，但方向相反。以下詳細說明：

Iex2一樣由誤差的接受度來決定。由圖 3-8 可看出當 Ix電流從0μA 開始增加，

決定 m12 及 m13 長寬比。在 3.2.2.2 中提到修正電路能提供 ﹣b ( I_x - I_ex2 ) 的電流至輸出端，因此輸出電流變為 Iout ﹣b ( Ix - Iex2 )，此變化表示在圖 3-10。

假設 I_ex2設為 -90μA，相對誤差頇小於 3%，則

100% 3%

) KV 4 exp( I I

)]

I b(I [I

) KV 4 exp( I I

2 0 x u

2 ex x 2 out

0 x u













(4-2)

同樣 )

KV 4 exp( I

I ₂

0 x

u 為輸出電流理論值，(4-2)以圖 3-11 表示。可知當 b=0.1618 能 得到相對誤差小於 3%且修正範圍最大的輸出電流。b 即為 m12 及 m13 的長寬比 值。

當 Ix＜0，模擬值大於理論值，為了修正輸出電流，必頇加一組電流鏡 m14、

m15 將修正電流反向以符合對輸出電流 Iout修正的方向，長寬比一樣為 1：1。

圖 3-8 負半部輸出電流 Iout模擬

圖 3-9 負半部輸出電流相對誤差

圖 3-11 不同 b 值對輸出電流的影響

3.2.4 輸出電流修正結果

圖3-12為二次多項式電路所模擬的指數函數，圖3-13為經過二次多項式修正 電路修正後的指數函數。圖3-14與圖3-15分別為圖3-12與圖3-13的相對誤差。以 相對誤差3%為準，修正前的準確範圍約為I_x= ﹣90μA ~ 75μA，修正後準確範圍 約為Ix= ﹣177μA ~ 156μA。

圖3-12二次多項式電路輸出結果

圖3-14二次多項式電路輸出結果(相對誤差)

3.3 增加一組以上的修正電路

以正半部為例，圖 3-13 為使用一組修正電路後的輸出電流模擬圖，可看出 修正後的準確度較未修正前高，以相對誤差正負 3%為準，修正前正半部(I_x＞0) 準確範圍約在 Ix=0μA ~ 75μA，而修正過後的準確範圍則約 Ix=0μA ~ 156μA(圖 3-17)。若希望準確範圍能更大，則可再增加一組以上的修正電路(如圖 3-16)。圖 3-16 中，虛線框內為新增的一組修正電路，虛線框外則是圖 3-2 的部份。

m1

m2

m5

Idp1

m4

m8 m9

m6

m7

m3 I_v Iout

VDD

Idn1

Ix

Iex

m10 m11

Vc

m16 m17

I_ex3

m18 m19

圖 3-16 正半部增加第二組修正電路圖

圖 3-17 正半部使用一組修正電路之輸出電流

3.3.1 第二組修正電路的參數設定

以相對誤差 3%作為標準做設定，則各項參數值設定如下。

Iex3的設定：由圖 3-17 可得知，在 Ix=156μA 時，輸出結果的誤差即將超過 3%，因此我們將 Iex3設為156μA。

m12 及 m13 長寬比：因為增加了第二組修正電路，輸出電流變為 Iout + a ( Ix

- Iex ) + c ( Ix - Iex3 )，令I_outc I_outa(I_xI_ex)c(I_xI_ex3)，表示在圖 3-18。Iex3設 為156μA，相對誤差頇小於 3%，因此可得：

3%

100%

) KV 4 exp( I I

I KV ) 4 exp( I I

2 0 x u

2 outc 0 x u









(4-3)

KV ) 4 exp( I

I ₂

0 x

u 為輸出電流理論值，(4-3)以圖 3-19 表示，可得出 c 值。c 即為 m16 及 m17 的長寬比值。

同理，當 Ix＞0，模擬值小於理論值，為了修正輸出電流，必頇加一組電流 鏡 m14、m15 將修正電流反向以符合對輸出電流 I_out修正的方向，長寬比則為 1：

1。圖 3-20 為修正過後的輸出電流，圖 3-21 為相對誤差，準確的範圍約 Ix=0μA ~ 186μA。

圖 3-18 正半部增加第二組修正電路之輸出電流變化

圖 3-19 不同 c 值對輸出電流的影響

圖 3-21 正半部使用兩組修正電路之輸出結果(相對誤差)

3.4 電路設計上相關之問題

3.4.1 電流鏡長寬比計算

以正半部(圖 3-2)為例。修正電路能提供 a ( Ix - Iex )，也就是 m8 的電流至輸 出端，以 I_x為底作圖所得應為一直線。然而使用 HSPICE 模擬時，因 m9 的狀態 隨著 Ix增加從飽和區進入線性區，使得 m9 電流模擬如圖 3-22，並不如計算值 a ( Ix - Iex )呈直線。因此計算 m8 及 m9 長寬比時會有誤差。

解決方法：計算完 m8 及 m9 的長寬比理論值，以 HSPICE 模擬，再依所設 定之相對誤差調整 m8 及 m9 的長寬比。以 3.2.2 節為例，a = 0.408，則 m8：m9

圖 3-22 修正電流計算值與模擬值比較

3.4.2 電流鏡工作區

●不論正半部(圖 3-2)或負半部(圖 3-3)的修正電路，亦或是之後增加的 N 組修正 電路，為了調整修正電流的方向，都需一組電流鏡。

●正半部(圖 3-2)為 m10 及 m11

●負半部(圖 3-3)為 m14 及 m15

●若將這些電流鏡都移除，則圖 3-1 變為下圖

m1

m2

m5

Idp1

m4

m8 m9

m6

m7

m12 m13

m3 Iv Iout

VDD

Idn1

Ix

Iex

Iex2

Vc

圖 3-24 未將修正電流反向之電路圖

然而少了這兩組電流鏡，會導致修正電流的方向與輸出電流所需修正的方向 相反，因此我們將輸出電流反向，如圖 3-25。

如此一來，每組修正電路能省下一組電流鏡。然而因輸出電流大，使得 m21 狀態在線性區，以致於經過電流鏡轉向的輸出電流值與原本的輸出電流值有相當

m1

m2

m5

Idp1

m4

m8 m9

m6

m7

m12 m13

m3 Iv Iout

VDD

Idn1

Ix

Iex

Iex2

Vc

m20 m21

圖 3-25 將輸出電流反向之電路圖

圖 3-26 將輸出電流反向之模擬結果

所以若用此方法修正，相對於原本的電路，則需要更多組的修正電路才能達 到一樣的修正效果。因此我們採用原本的修正方法。

3.4.3 回授修正電路結構考量

在設計修正電路之前，我們考量過兩種結構，一種是本論文所介紹的二次多 項式修正電路，另一種則是回授修正電路，以下詳細解說回授修正電路。

m1

m2

m5

Idp1

m4

m8 m9

m6

m7 m13 m12

m3 Iv

Iout

VDD

Idn1

I_x

Iex2

Iex

圖 3-27 回授修正電路

圖 3-27 為一回授修正電路。基本功能與二次多項式修正電路相同，一樣分 成正半部與負半部來修正誤差，不同在於回授修正電路的修正電流不接到輸出端 Iout，而接到輸入端 I_x。

m1

m2 m5

Idp1

m4

m8 m9

m3 Iv

Iout

VDD

Idn1

Ix

Iex

aIfix

圖 3-28 回授修正電路正半部

當輸入電流 Ix流向為流出，模擬值小於理論值，因此我們必頇增加模擬值以 修正之間的誤差。此時正半部修正電路提供修正電流 aIfix到輸入端，方向與輸入 電流 I_x相同(流出)，使得輸入總電流增加，進而使輸出電流也增加，藉此得到修 正結果。

m1

m2

Idp1

m6

m7

m12 m13

m3 Iv

Iout

VDD

Idn1

Ix

Iex2

bIfix

圖 3-29 回授修正電路負半部

輸入電流 Ix流向為流入時，模擬值大於理論值。負半部修正電路提供 bIfix

到輸入端，方向與電流 I_x相同(流入)，使輸入總電流增加，輸出電流因而減少，

和二次多項式修正電路相比，回授修正電路因為電流方向與修正方式，每組 回授電路都能省下一組電流鏡。

然而輸入總電流改變，使得電流 I_ex、I_ex2無法準確的依照輸入電流 I_x來控制 正半部與負半部。以正半部(圖 3-28)為例，如圖 3-30，若希望相對誤差小於 3%，

理論上 I_ex應設為 156uA，而電流鏡 m8、m9 則會在 I_x大於 156uA 後才離開截止 狀態。但實際上如圖 3-31，m8 卻是在 Ix=140uA 時就從截止變為飽和，原因是回 授電流 aI_fix使輸入總電流變為 aI_fix+I_x，因此當 I_x＞(I_ex﹣aI_fix)時，電流鏡 m8、m9 就會產生回授電流，也因此能夠修正的範圍會變小。

圖 3-30 二次多項式修正電路正半部使用一組修正電路之模擬結果

圖 3-31 為回授電流比較，以二次多項式修正電路的 m9(圖 3-2)與回授修正 電路的 m9(圖 3-28)舉例，可看出二次多項式電路的回授電流從我們指定的起始 點 I_x=156μA 開始產生電流，而回授修正電路卻提前到 I_x=140μA 的位置。

圖 3-31 二次多項式修正電路與回授修正電路之修正電流比較

另一問題是隨著 Ix增加，圖 3-27 的 m3 進入線性區時，雖然 m9 與 m13 所 產生的回授電流仍然能修正輸入總電流，但對輸出電流的影響有限。隨著 I_x增 加，每組修正電路的修正效果越來越有限。

3.5 電路模擬

此節我們使用 TSMC 所提供的 0.35μm 製程參數再配合 HSPICE 軟體來模擬 二次多項式修正電路並用 MATLAB 呈現其結果。電路上使用 2.5V 的電壓值，分 別就正半部使用 1 至 5 組修正電路、負半部使用 1 至 4 組修正電路做比較。

‧圖 3-32 ~圖 3-37 為正半部，分別是無修正、使用修正電路 1 組 ~ 5 組

‧圖 3-38 ~圖 3-42 為負半部，分別是無修正、使用修正電路 1 組 ~ 4 組

圖 3-32 正半部未使用修正電路

圖 3-33 正半部使用 1 組修正電路

圖 3-35 正半部使用 3 組修正電路

圖 3-37 正半部使用 5 組修正電路

圖 3-39 負半部使用 1 組修正電路

圖 3-41 負半部使用 3 組修正電路

第四章 電路晶片設計

本章節將介紹二次多項式修正電路的晶片製作。第三章已說明二次多項式修 正電路的組合架構、電路參數設定以及設定模擬等相關內容，我們希望能了解實 際製作成晶片後，對二次多項式修正電路產生的影響。因此使用 CIC 所提供的 資源，實現二次多項式修正電路的晶片，並由 pre-simulation 與 post-simulation 來驗證並觀察電路運作的狀況。

4.1 設計考量

我們所設計的二次多項式修正電路晶片，使用 CIC 所提供的台積電(TSMC) 0.35μm 製程技術，晶片中含二次多項式修正電路及二次多項式電路，以利晶片 完成後的測試與比較。使用 6 支 PIN 角，分別為兩個輸入、兩個輸出以及 VDD 和 GND。設計條件為輸入電流(I_X)範圍-265μA ~ 215μA、I0=40μA。

考量到輸出電流小，量測不易，因此我們將一 NMOS 作為電路負載設計到 電路上，並使用電壓方式去量測結果。所使用設備為電源供應器與數位式示波 器，由電源供應器提供輸入電壓，數位式示波器量測輸出值。因輸出電流 Iout與 輸出電壓 V_out成正比，可由 HSPICE 模擬結果所得之輸出電流推算輸出端電壓，

與晶片的輸出端電壓比較之後即可判斷正確與否。

4.2 電路架構設計

4.2.1 定電流電路架構設計

在第三章中介紹了二次多項式修正電路的架構，在圖 3-3 電路架構中電流源 I_ex、I_ex2 … I_exn的部分，我們使用三顆 MOS 來設計出定電流的架構如圖 4-1 所示，

圖 4-1(a) 為當電流為 Iex電流流向時的設計架構，圖 4-1 (b) 則是電流為 Iex2時而 設計的電路架構。

M1

M2

M3 VDD

I

M1

M2 M4

I

VDD

(a) (b) 圖 4-1 定電流電路設計圖

4.2.2 二次多項式修正電路架構設計

圖 4-2 與圖 4-3 分別為二次多項式修正電路晶片的正半部與負半部架構設計 圖，我們依 3.2.1 節的電路結構與圖 4-1 定電流電路設計架構所設計，圖 4-2 中 使用了 5 組修正電路，而圖 4-3 則使用了 4 組修正電路。

m1

m2

m5

Idp1

m4

m8 m9

m6

m7

m3 Iv Iout

VDD

I_dn1 Ix

Iex

m10 m11

Vc

m12 m13

Iex3

m14 m15

m16

m17

m22

m23

m28

m29

m18 m19

Ie4

m20 m21

m24 m25

Iex5

m26 m27

m30 m31

I_ex6

m32 m33

圖4-2正半部電路架構設計圖

m1

m2

Idp1

m34

m35

m36 m37

m3 Iv Iout

VDD

Idn1

Ix

Iex9

m38 m39

Vc

m54 m55

Iex2

m56 m57

m48 m49

Iex7

m50 m51

m42 m43

Iex8

m44 m45

m40

m41

m46

m47

m52

m53

圖4-3負半部電路架構設計圖

而我們依照表4-1電路參數值，使用IC電路繪圖軟體Laker繪製出圖4-2與圖 4-3的電路架構Layout圖，圖4-4與圖4-5即為二次多項式修正電路的Layout圖。

表4-1電路參數值 電晶體參數值(L=1.0μm)

MOS W(μm) MOS W(μm) MOS W(μm)

m1 4.0 m21 1.0 m41 1.5

m2 1.5 m22 4.0 m42 10.0

m3 4.0 m23 1.5 m43 1.0

m4 4.0 m24 1.0 m44 1.0

m5 1.5 m25 1.3 m45 1.0

m6 4.0 m26 1.0 m46 4.0

m7 1.5 m27 1.0 m47 1.5

m8 5.0 m28 4.0 m48 2.0

m9 1.0 m29 1.5 m49 1.0

m10 1.0 m30 1.0 m50 3.3

m11 1.0 m31 2.0 m51 1.0

m12 4.9 m32 1.0 m52 4.0

m13 1.0 m33 1.0 m53 1.5

m14 1.0 m34 4.0 m54 5.0

m15 1.0 m35 1.5 m55 1.0

m16 4.0 m36 10.0 m56 2.3

m17 1.5 m37 1.0 m57 1.0

m18 3.0 m38 3.0

m19 1.0 m39 1.0

圖4-4正半部電路架構Layout圖

圖4-5負半部電路架構Layout圖

4.3 多項式電路晶片佈局設計

為了比較修正與未修正電路的輸出結果，我們將未修正的二次多項式電路也 製作成晶片。在二次多項式晶片使用上有兩個輸入腳位、兩個輸出腳位與一組 VDD和GND，所以在PAD使用上總共需要有六個，而此晶片PAD的部分我們採 用自行設計的方式，而下圖為我們二次多項式晶片的整體Layout架構，圖4-8為 二次多項式電路晶片佈局圖。

圖4-6 二次多項式修正電路晶片佈局圖

4.4 多項式電路晶片模擬

4.4.1 Post-simulation模擬

我們繪製好的Layout圖後，經過DRC與LVS的驗證排除其佈局上的錯誤後，

最後做PEX的步驟，讓其電路上含有寄生RC並去做模擬(Post-simulation)。下為 Pre-simulation與Post-simulation和Ideal的模擬比較圖。

圖4-7 多項式修正電路晶片模擬圖

4.4.2 TT、FF、FS、SF、SS模擬

對五種狀況(TT、FF、FS、SF、SS)的模擬比較。

圖4-8 TT、FF、FS、SF、SS狀況模擬結果圖

4.4.3 電壓變動模擬

接下來是對於電壓變動±10%中，我們對二次多項式晶片的電路輸出狀況做 模擬，因為我們的電壓值訂定為2.5V，所以我們在此會以VDD = 2.25V與2.75V 的狀況下來做分析模擬。

圖4-9 VDD=2.25V時電壓變動模擬圖

圖4-10 VDD=2.75V時電壓變動模擬圖

4.4.4 頻寬模擬

最後是對二次多項式修正電路晶片中頻寬的量測模擬。圖4-13為二次多項式 修正電路晶片的頻寬模擬分析圖，上圖為Pre-simulation的頻寬量測模擬，其量測 值為152.05 MHz，下圖為晶片在Post- simulation下的頻寬量測模擬，其量測值為 134 MHz。

圖4-11 頻寬模擬圖

第五章 結論

本論文中我們設計出能針對狀況修正誤差的 CMOS 電流模式二次多項式修 正電路。於第三章提到電路可針對誤差與輸入電流範圍來改變電路結構，分析所 遇到的問題及其解決方法，並與回授修正電路做比較，說明我們採用二次多項式 修正電路做成晶片的原因。表 5-1 將模擬結果與相關的文獻做比較，從中可發現 到本論文電路的優點在於輸入範圍與頻寬，同樣也能實現於晶片電路上。未來除 了二次多項式，也可以針對更多方程式來設計不同的電流模式類比修正電路。

表 5-1 文獻比較表

Our method

Reference [14]

Reference [15]

Reference [16]

VDD 2.5V 0.75V 1.5V 10V

VSS 0V -0.75V -1.5V -10V

Error 3% ±0.5db ±0.5db 3%

Input range -265~215(μA) -16~16 (μA) 0 to 0.5 (V) 0.1~1(μA)

Bandwidth 134MHz 36MHz 56.1MHz 25 MHz

Transistor Count

36 transistors and 9 current-sources

- -

14 transistors and 3current-sources

Tech. 0.35(μm) 0.5(μm) 0.5(μm) -

Area 0.118mm² 0.035mm² - -

Power Dissipation

4.9829mW - - -

參考文獻

[1] K. J. Lin, ―Two-Quadrant CMOS Plug-in Divider,‖ IEICE Trans. Fundamentals., Vol.E91-A, No. 9, pp. 2682-2684, Sep. 2008.

[2] K. J. Lin, ―CMOS Current-Mode Companding Divider,‖ IEICE Trans.

Electron., Vol.E92-C, No. 3, pp. 380-382, Mar. 2009.

[3] K. J. Lin, ―Two-Quadrant Compact CMOS Current Divider,‖ IEICE Trans.

Fundamentals., Vol.E92-A, No. 7, pp.1713-1715, Jul. 2009.

[4] K. J. Lin and C.Chih-Jen, ―CMOS Nth-Switchable-Root Circuit,‖ IEICE Trans. Electron., Vol.E93-C, No. 1 (accepted) (will appear on Jan. 2010)

[5] K. J. Lin and C.Chih-Jen, ―CMOS Current-Mode Geometric-Mean Circuit with N Inputs,‖ IEEE International Symposium on Signal, Circuits & Systems, Iasi,Romania, pp. 1-4, Jul. 9-10, 2009.

[6] Patrick Shoemaker, ―A Methodology for Long Time Constant Log-Domain Filters in CMOS,‖ Analog Integrated Circuits and Signal Processing, Vol.42, pp.

161–178, 2005.

[7] A.Vindran, K.Ramarao, E.Vidal and M. Ismail, ‖ Compact Low Voltage Four Quadrant CMOS Current Multiplier,‖ Electronics Letters IET Journals, Vol.37, No.24, pp. 1428-1429, Nov. 2001.

[8] Antonio J. Lopez-Martin and Alfonso Carlosena,‖Current-Mode Multiplier/

Divider Circuits Based on the MOS Translinear Principle‖ Analog Integrated Circuits and Signal Processing, Vol.28, pp. 256–278, 2004.

[9] K. J. Lin ―CMOS Current-Mode Selectable S-Shape Correction Circuit,‖ Wseas,

[10] K. J. Lin and C.Chih-Jen, ―CMOS current-mode geometric-mean circuit with n inputs,‖ IEEE CONFERENCES , pp.1-4, 2009.

[11] D.Quoc-Hoang , T.Kien Nguyen and L.Sang-Gug, ‖CMOS Exponential Current to Voltage Circuit Based on Newly Proposed Approximation Method ,‖

ISCAS-IEEE 2004 , Vol. 2 , pp. 865-8, 2004.

[12] K.Bult and H.Wallinga, ―A Class of Analog CMOS Circuits Based on the Square-Law Characteristics of an MOS Transistor in Saturation,‖ IEEE Journal, Vol. 22, pp. 357 – 365, Jun 1987.

[13] K.Tanno, O.Ishizuka and Zheng Tang,―Four-Quadrant CMOS Current -Mode Multiplier Independent of Device Parameters,‖ IEEE Journal, Vol. 47, pp. 473 – 477, Jan 2000.

[14] Carlos A. De La Cruz-Blas and Antonio López-Martín, ― A ± 0.75-V Compact CMOS Class-AB Current-Mode Exponential Variable Gain Amplifier,‖ IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS, VOL. 54, NO. 12, DECEMBER 2007

[15] W. Liu, S.-I. Liu, and S.-K. Wei, ―CMOS exponential-control variable gain amplifiers,‖ Proc. Inst. Elect. Eng. Circuits Devices Syst., vol. 151, no. 2, pp.

83–86, Apr. 2004.

[16] M.Taher Abuelma'atti, ‖Universal CMOS Current-Mode Analog Function Synthesizer,‖ IEEE Journals, Vol. 49, pp. 1468 – 1474, 2002.