不同頻率下之寄生雙載子電晶體及 不同頻率下之寄生雙載子電晶體及 不同頻率下之寄生雙載子電晶體及 不同頻率下之寄生雙載子電晶體及 M-1 之分析 之分析 之分析 之分析

current)、集極電流(collector current)以及射極電流(emitter current)對時間關係圖，

依據 SPICE 雙載子電晶體/金氧半元件模型以及二維元件模擬軟體 MEDICI 所繪

出。由圖可以看出，隨著閘極電壓(gate voltage)的上升，汲極電流(drain current)會 延遲一下，等元件導通了才隨之上升，直到閘極電壓(gate voltage)不再上升，此時

汲極電流(drain current)也保持穩定。接下來繼續觀察寄生雙載子電晶體(parasitic

bipolar transistor)，由圖可知，隨著汲極電流(drain current)上升，集極電流(collector

current)跟射極電流(emitter current)也會上升，但是只有剛開始的地方會隨著變化，

在較後面的時間反而不隨閘極電壓(gate voltage)的上升而改變，甚至還會有往下掉 落的趨勢，這是因為在上升時間剛開始時，此時的閘極電壓(gate voltage)相比於汲

極電壓(drain voltage)來說很小，在靠近汲極(drain)端的高電場區間有很強大的水平

電場，所以衝擊游離(impact ionization)效應也很明顯，這時候寄生雙載子電晶體 (parasitic bipolar transistor)的效應相對來說也就比較明顯，所以這時候的汲極電流 (drain current)主要是由寄生雙載子電晶體(parasitic bipolar transistor)來主宰，當閘極

圖 3.3 閘極電壓上升時間為10ns時，40nm部分解離絕緣體上矽N型金氧半 (PD SOI NMOS)元件的汲極電流(drain current)、集極電流(collector current)以及

射極電流(emitter current)對時間關係圖

圖 3.4 閘極電壓上升時間為100ns時，40nm部分解離絕緣體上矽N型金氧半 (PD SOI NMOS)元件的汲極電流(drain current)、集極電流(collector current)以及

射極電流(emitter current)對時間關係圖

再隨著閘極電壓(gate voltage)跟汲極電流(drain current)的上升而持續上升，我們也 可從上一章的公式(2.3)看到，寄生雙載子電晶體(parasitic bipolar transistor)跟游離 衝擊(impact ionization)息息相關。圖 3.5為閘極電壓上升時間為10ns時，40nm部 分解離絕緣體上矽 N 型金氧半(PD SOI NMOS)元件的 M-1 及寄生雙載子電晶體 (parasitic bipolar transistor)之電流增益(current gain - β)對時間關係圖，依據SPICE 雙載子電晶體/金氧半元件模型以及二維元件模擬軟體MEDICI所繪出。圖 3.6為 閘極電壓上升時間為 100ns 時，40nm 部分解離絕緣體上矽 N 型金氧半(PD SOI NMOS)元件的 M-1 及寄生雙載子電晶體(parasitic bipolar transistor)之電流增益

(current gain - β)對時間關係圖，依據SPICE雙載子電晶體/金氧半元件模型以及二 載子電晶體(parasitic bipolar transistor)也還沒導通，效應很小，電流增益(current gain - β)並不重要，當元件開始導通，底部寄生雙載子電晶體(parasitic bipolar transistor) 也開始導通，電流增益(current gain - β)也就開始上升。而更進一步觀察不同上升時 間對M-1及電流增益(current gain - β)的影響，可以觀察到，上升時間為100ns的 M-1以及電流增益(current gain - β)都比上升時間為10ns的情形來得較大，表示上 升時間較長會使衝擊游離(impact ionization)效應和寄生雙載子電晶體(parasitic bipolar transistor)更加明顯，而衝擊游離(impact ionization)效應特別在上升時間剛開

圖 3.5 閘極電壓上升時間為10ns時，40nm部分解離絕緣體上矽N型金氧半 (PD SOI NMOS)元件的M-1及寄生雙載子電晶體(parasitic bipolar transistor)之電

流增益(current gain - β)對時間關係圖

圖 3.6 閘極電壓上升時間為100ns時，40nm部分解離絕緣體上矽N型金氧半 (PD SOI NMOS)元件的M-1及寄生雙載子電晶體(parasitic bipolar transistor)之電

流增益(current gain - β)對時間關係圖

始的時候比較強烈，而寄生雙載子電晶體(parasitic bipolar transistor)特別在上升時 間快結束時比較強。由SPICE模擬出之結果也可以驗證。

另外由圖 3.3和圖 3.4可以看出來，不同的閘極電壓(gate voltage)上升時間，

對寄生雙載子電晶體(parasitic bipolar transistor)也會有所影響，當閘極電壓(gate voltage)上升的時間為100ns時，可以明顯看出集極電流(collector current)以及射極 電流(emitter current)的上升速度比閘極電壓(gate voltage)上升的時間為10ns的來得 快，這是因為當上升時間較慢的時候，薄膜層(thin film)有足夠的時間把電洞電流 往下傳導至中性區間，而上升時間太快，薄膜層(thin film)會來不及反應，所以在 上升時間為100ns的電流上升速度會比上升時間為10ns的來得快。