串聯結合變壓器功率合成技術之 5.2 GHz 功率放大器研製

串聯結合變壓器(Series combining transformer, SCT)技術亦稱為電壓結合變壓 器(Voltage combining transformer, VCT)，藉由使用堆疊變壓器來累積每一功率元 件的電壓，進而抬高輸出電壓及功率，圖 6-1 為堆疊數個 1 : n 耦合電感變壓器的

串聯結合變壓器功率放大器示意圖，其架構由 M 個功率放大器單元(PA units)所 組成，每一個功率放大器單元又由差動阻抗為 2R_opt的兩功率元件(Power devices) 所構成，其中 R_opt為每一功率元件的最佳輸出功率阻抗點。假設耦合係數 k 為無

opt load

o

load opt

load opt opt

V M n V V

1 : n

Vsource

PA unit 1

I

o

Vo

1 : n

Vsource

PA unit 2

I

o

Vo

1 : n

Vsource

Rload Vload

I_load

PA unit M

I

o

Vo

圖 6-1 1 : n 耦合電感串聯結合變壓器功率放大器示意圖

6.2.2 匹配網路設計

A. 輸出變壓器匹配網路之設計

由第五章的兩路變壓器功率放大器可知，如果將功率放大器單元(PA units) 並聯，會使得最佳輸出功率阻抗點(Z_opt)的阻抗值降至更低，約只有 3~4 Ω，欲匹 配到 50 Ω 須經過 16 倍左右的阻抗轉換，以並聯兩組功率放大器單元為前提，理 論上，要使用串聯結合變壓器達到 16 倍的阻抗轉換比，參考(6-3)式，主副電感 圈數比應為 1 : 2，但在實際設計上，因為耦合係數 k 非理想無限大，且變壓器操 作於高頻時會有非理想的寄生電感電容效應，故變壓器實際的圈數比必須依靠電 磁模擬軟體 Sonnet 進行測試與分析，最後所選擇的圈數比為 1 : 1，此外，此串聯

結合變壓器一樣利用類八邊形架構(Quasi-octagonal)以達到較高的品質因素，耦合 方式為邊緣耦合(Edge-side couple)，圖 6-2 為輸出串聯結合變壓器電磁模擬 3D 圖，考量到製程廠提供之標準的 0.18-μm 1P6M 互補式金氧半導體製程(Standard 0.18-μm 1P6M CMOS process)中，Metal 6 的金屬厚度為 2.34 μm，在 110 °C 的情 況下，每μm²可承受 4 mA 的電流流過，並由模擬得知總靜態電流為 436 mA，平 均分給四路功率元件，每路功率元件必須承載至少 109 mA，為確保變壓器負擔 電流的可靠度，主電感(Primary)線寬採用較寬的 32 μm 並增加並聯圈數，其可承 受的實際電流為 299.52 mA (32 μm*2.34 μm*4 mA/μm²)，對於模擬大功率輸入時 的動態電流來說，亦可負擔每路約 130 mA 的電流流過，副電感(Secondary)線寬 則為 16 μm，線與線的間距為 2 μm，在實際佈局上，將最上層金屬(Metal 6)作為 訊號走線，跨線部分則使用第五層及第四層金屬(Metal 5 & Metal 4)，整體面積為 442 μm*858 μm。

Drain of PA unit 1

RF Output

Bypass

Drain of PA unit 2 Bypass

圖 6-2 輸出串聯結合變壓器電磁模擬 3D 圖

其模擬之主副電感電感值、品質因素分別如圖 6-3 及圖 6-4，耦合係數如圖

Frequency (GHz)

0

Quality factor

Quality factor

圖 6-3 輸出串聯結合變壓器模擬之主電感電感值及品質因素圖

0 1 2 3 4 5 6 7 8 9 10

Quality factor

Frequency (GHz)

L S (nH)

Quality factor

圖 6-4 輸出串聯結合變壓器模擬之副電感電感值及品質因素圖

Frequency (GHz)

Coupling factor

Coupling factor

圖 6-5 輸出串聯結合變壓器模擬之耦合係數圖

此外，[31]亦定義了串聯結合變壓器的效率，如(6-6)式

Efficiency (%)

Frequency (GHz) Efficiency

最後，我們亦在兩組功率放大器單元的兩功率元件(Power device)之間加入電 容以幫助匹配，進而獲得更佳的功率特性，圖 6-7 為加入電容之輸出串聯結合變 壓器電磁模擬 3D 圖，而圖 6-8 為完整的輸出匹配網路架構圖。

Drain of PA unit 1

RF Output

Bypass

Drain of PA unit 2 Bypass

圖 6-7 加入電容之輸出串聯結合變壓器電磁模擬 3D 圖

PA unit 1

^VDD

G S G RF_out

50Ω L_p1 L_s

PA unit 2

^VDD

L_p2

圖 6-8 串聯結合變壓器功率放大器輸出匹配網路架構圖 B. 輸入變壓器匹配網路之設計

同樣的，並聯功率放大器單元(PA units)，會使得輸入阻抗點的阻抗值變得更 低，而為了簡化匹配網路的設計，我們直接採用兩個與第五章電路相同的輸入端 變壓器來進行設計，但因為阻抗的變小，勢必要在匹配網路上做些變化以讓阻抗 匹配到 50 Ω，在此則藉由兩金屬結合線所提供的電感性效應及並聯電容來達到，

此外，將輸出變壓器匹配網路及輸入變壓器匹配網路同時掛載到功率放大級時，

會造成中心頻率稍為飄移及功率特性的降低，於是我們亦在兩輸入變壓器餵進兩 路功率元件的路徑上加上電容以彌補電路降低之特性，最後再進行整體電路微調 的動作，圖 6-9 為加入電容之輸入三股變壓器電磁模擬 3D 圖，圖 6-10 為輸入匹 配網路電磁模擬 3D 圖，而圖 6-11 為完整的輸入匹配網路架構圖。

Bypass

RF Input

Gate of PA unit 1

圖 6-9 加入電容之輸入三股變壓器電磁模擬 3D 圖

Bypass

RF Input

Gate of PA unit 1

Bypass Gate of PA unit 2

圖 6-10 串聯結合變壓器功率放大器輸入匹配網路電磁模擬 3D 圖

VG1

G S G RFin

50Ω Lp Ls

PA unit 2

VG1

Lp Ls

PA unit 1

圖 6-11 串聯結合變壓器功率放大器輸入匹配網路架構圖

6.3 模擬結果

V_G1 RF_in

V_G1 PA unit 1

V_G2 V_G2

PA unit 2

VG2

V_G2

VDD

RF_out

V_DD

圖6-12 串聯結合變壓器功率放大器電路架構圖

此功率放大器完整之電路架構圖如圖6-12所示，製程方面採用標準的0.18-μm 1P6M互補式金氧半導體製程(Standard 0.18-μm 1P6M CMOS process)，並使用安捷 倫(Agilent)公司提供的Advanced Design System(ADS)來模擬及分析電路的特性，

而架構中所使用的被動元件包含電感及電容皆使用電磁模擬軟體Sonnet來進行全 波電磁模擬其數值，並帶回ADS模擬分析。電路之操作頻率為5.2 GHz，V_G1為0.85 V，供應電壓為3.3 V，靜態電流為434 mA，功率消耗為1432.2 mW，佈局晶片面 積為1.2×1 mm²。

小訊號模擬部分，在5.2 GHz時之增益(S₂₁)為15.86 dB，輸入端反射損耗(S₁₁) 為-13.96 dB，輸出端反射損耗(S₂₂)由於匹配至最佳功率輸出點，因此表現上較不 理想，約為-6.27 dB，功率放大器之S參數模擬結果如圖6-13所示。

0 1 2 3 4 5 6 7 8 9 10 -40

-35 -30 -25 -20 -15 -10 -5 0 5 10 15 20

S-parameters (dB)

Frequency (GHz)

S11_sim.

S22_sim.

S21_sim.

圖6-13 串聯結合變壓器功率放大器之S參數模擬結果

大訊號模擬部分，在5.2 GHz時之功率增益(Power gain)為15.36 dB，飽和輸出 功率(P_sat)為27.38 dBm，1dB增益壓縮輸出功率(OP_1dB)發生在輸入功率約為3 dBm 時，其值為17.33 dBm，最高功率輔助效率(PAE)為28.04%，功率放大器模擬之功 率特性(Power performances)如圖6-14所示，模擬之動態電流如圖6-15，圖6-16為 電路之佈局(Layout)圖。

-10 -5 0 5 10 15 20

Pin (dBm)

PowerGain (dB), P out (dBm), PAE (%)

Pout_sim.

PowerGain_sim.

PAE_sim.

圖6-14 串聯結合變壓器功率放大器之功率特性模擬結果(VG1=0.85 V)

Dynamic current (mA)

Dynamic current_sim.

Pin (dBm)

圖6-15 串聯結合變壓器功率放大器之動態電流模擬結果

圖6-16 串聯結合變壓器功率放大器佈局圖

6.4 量測與模擬之比較

晶片微影圖如圖6-17所示，量測採用on wafer方式量測，使用規格G-S-G之RF 探針來量測高頻訊號，偏壓則藉由6 pin的P-G-P-P-G-P直流探針餵入，S參數使用 向量網路分析儀量測，P_sat及OP_1dB使用訊號產生器提供訊號至晶片，再透過訊號 分析儀觀察輸出訊號的變化，量測儀器如表6-2所列。

圖6-17 串聯結合變壓器功率放大器晶片微影圖 表6-2 串聯結合變壓器功率放大器量測使用之儀器設備表 Parameters Instruments Instruments Model

S-parameters

Network Analyzer Agilent E5071C (300 kHz~20 GHz) Power Supply Agilent E3617A

OP_1dB P_sat

Signal Generator Agilent E8257D (250 kHz~67 GHz) Signal Analyzer Agilent N9030A

(3 Hz~50 GHz) Power Supply Agilent E3617A 此功率放大器在供應電壓為3.3 V時之電流為434 mA，此時的V_G1為0.85 V，

而圖6-18為量測與模擬之S參數比較圖，可看到量測的增益(S₂₁)及輸入端反射損耗 (S₁₁)結果與模擬非常貼近，在5.2 GHz時之量測增益(S₂₁)為14.96 dB，但輸出端反 射損耗(S₂₂)最低點往低頻飄了0.5 GHz左右，其意味著輸出端的阻抗受到改變，並 非原先設計的功率匹配點，而使得功率特性無法達到預期，且由圖中可看到量測 增益(S₂₁)有不連續點的出現，在除錯之後，已找到此問題的原因，並將在下節的

結果與討論做說明，圖6-19為在5.2 GHz時之量測功率特性(Power performances) 圖，電路可達到26.92 dBm的飽和輸出功率(P_sat)，在輸入功率為1 dBm時有著14.88 dBm的1dB增益壓縮輸出功率(OP_1dB)，最高功率輔助效率(PAE)為20.46%，但由於 V_G1偏在0.85 V時的線性度不佳，於是我們微調偏壓，將V_G1稍微提高，上升到1 V，

以求更佳的線性度，此時，量測電流為671 mA，而為了使量測電流與模擬電流一 致，我們微調模擬的V_G1，將V_G1調到0.982 V，再進行量測與模擬之比較，電路可 達到27.63 dBm的飽和輸出功率(P_sat)，在輸入功率為12 dBm時有著23.45 dBm的 1dB增益壓縮輸出功率(OP_1dB)，最高功率輔助效率(PAE)為19.18%，如圖6-20，圖 6-21為量測與模擬之動態電流比較圖，可看到在高功率輸入時，兩者的動態電流 趨勢並不一致，推估原因為製程廠提供之製程設計套件(Design kit)在高功率時較 為不準，圖6-22為功率放大器對應輸出功率之動態電流圖，此外，從圖6-23可看 到此功率放大器在5~5.5 GHz的操作頻率中有著平坦的功率特性，其OP_1dB為 23.8±0.5 dBm，P_sat皆高於26.7 dBm。

0 1 2 3 4 5 6 7 8 9 10

S-parameters (dB)

Frequency (GHz)

Simulated Measured

圖6-18 串聯結合變壓器功率放大器量測與模擬之S參數比較圖

-10 -5 0 5 10 15 20

Simulated Measured

PowerGain (dB), P out (dBm), PAE (%)

Pin (dBm)

圖6-19 串聯結合變壓器功率放大器量測與模擬之功率特性圖(量測V_G1=0.85 V)

Simulated Measured

Pin (dBm)

PowerGain (dB), P out (dBm), PAE (%)

P_out

PAE

PowerGain

圖6-20 串聯結合變壓器功率放大器量測與模擬之功率特性圖(量測V_G1=1 V)

-10 -5 0 5 10 15 20 25

Pin (dBm)

Simulated Measured

Dynamic current (mA)

圖6-21 串聯結合變壓器功率放大器量測與模擬之動態電流比較圖

Dynamic current (mA)

Dynamic current

Pout (dBm)

圖6-22 串聯結合變壓器功率放大器對應量測輸出功率之動態電流圖

5.0 5.1 5.2 5.3 5.4 5.5

Frequency (GHz)

P_sat OP_1dB

圖6-23 串聯結合變壓器功率放大器對應頻率之P_sat及OP_1dB圖 表6-3 串聯結合變壓器功率放大器模擬與量測特性比較表

Parameter Simulation Measurement

Technology 0.18-μm 1P6M CMOS process

Frequency 5.2 GHz

Performances

V_DD(V) 3.3 3.3 Quiescent Power

Consumption(mW) 1432.2 2214.3 1432.2 2214.3

6.5 結果與討論

如上所述，從圖6-18中可看到量測之增益(S₂₁)曲線有不連續點的出現，在除 錯之後，發現在使用軟體Advanced Design System進行電路模擬時，我們將兩功率 單元的V_DD偏壓接在一起，示意圖如圖6-24，但在實際佈局上將兩者分開，修正 後重新模擬的量測與模擬之S參數比較圖如圖6-25所示，量測與模擬趨勢已較吻 合，而為了得到更佳的線性度，我們微調偏壓V_G1至1 V，亦將量測與模擬的S參 數比較圖附上，如圖6-26。

V_G1 RFin

V_G1 PA unit 1

V_G2 V_G2

PA unit 2

V_G2 V_G2

V_DD

RF_out

V_DD

圖6-24 功率放大器兩功率單元V_DD連接示意圖

0 1 2 3 4 5 6 7 8 9 10

S-parameters (dB)

Frequency (GHz)

Simulated Measured

圖6-25 修正後之串聯結合變壓器功率放大器之S參數比較圖(量測V_G1=0.85 V)

Simulated Measured S₁₁ S₂₂

S₂₁

S-parameters (dB)

Frequency (GHz)

圖6-26 修正後之串聯結合變壓器功率放大器之S參數比較圖(量測V_G1=1 V)

此外，值得深入討論的是輸出串聯結合變壓器的設計，[31]提出將主副電感 圈數比設為1 : 1，改變不同功率放大器單元數目的串聯結合變壓器效率，當結合 的功率放大器單元(PA units)數目M為2時，其效率可達70%左右，串聯結合變壓器 的效率如此之高的原因在於此篇文獻將串聯結合變壓器的品質因素Q及耦合係數 k分別假設為15及0.7，但由於標準的0.18-μm 1P6M互補式金氧半導體製程上的限 制，其只提供一層最厚且位於最上層的金屬層Metal 6，且使用串聯結合變壓器的 架構在實現上勢必會遇到金屬線跨層的問題，以致於會用到金屬層Metal 5或是金 屬層Metal 4，甚者，串聯結合變壓器的副電感常常需要使用較長的金屬線實現

此外，值得深入討論的是輸出串聯結合變壓器的設計，[31]提出將主副電感 圈數比設為1 : 1，改變不同功率放大器單元數目的串聯結合變壓器效率，當結合 的功率放大器單元(PA units)數目M為2時，其效率可達70%左右，串聯結合變壓器 的效率如此之高的原因在於此篇文獻將串聯結合變壓器的品質因素Q及耦合係數 k分別假設為15及0.7，但由於標準的0.18-μm 1P6M互補式金氧半導體製程上的限 制，其只提供一層最厚且位於最上層的金屬層Metal 6，且使用串聯結合變壓器的 架構在實現上勢必會遇到金屬線跨層的問題，以致於會用到金屬層Metal 5或是金 屬層Metal 4，甚者，串聯結合變壓器的副電感常常需要使用較長的金屬線實現

在文檔中 利用變壓器功率合成技術之5.2 GHz互補式金氧半導體功率放大器研製 (頁 109-133)