變壓器原理簡介

max 動輸入單端輸出(Differential-In Single-Out, DISO)之三股(Trifilar)變壓器[22]，如圖 5-3，並利用中間抽頭(Center tap)的方式來提供兩路訊號良好的平衡特性及簡化偏 壓電路的設計，進而達到更有效的使用晶片面積，如圖 5-4 所示，理想上，中間 抽頭的部分為交流短路(AC short)，然而實際上，為了使偏壓能經由變壓器餵進電 晶體中及變壓器的不完全對稱會造成中間抽頭不是理想的交流短路，故須加上旁 路電路(Bypass circuit)以讓交流訊號短路至地。

L

_S

C.T.

AC short

L

_S

L

_P2

L

_P1

P

₁

P

₂

S

₁

S

₁

圖 5-4 中間抽頭式三股變壓器

由最佳輸出功率阻抗點(Z_opt)為 7.1 Ω 可得知，輸出之三股變壓器必須提供七 至八倍的阻抗轉換，於是我們採主副電感圈數比為 1:2 的變壓器來進行設計，理 想上圈數比為 1:2 的變壓器在差動驅動的情況下可達到八倍的阻抗轉換，但由於 射頻電路中的變壓器並非理想，故實際上不會剛好達到八倍的阻抗轉換，但我們 以輸出功率為 1dB 功率輪廓(Power contour)為可接受範圍且從輸出功率阻抗點在 史密斯圖(Smith chart)上分佈的軌跡可看到，我們只須將單一功率元件(Power device)的輸出阻抗點 Z_L匹配到最佳輸出功率阻抗點(Z_opt)附近即可，為 12.929 Ω，

再者，由於電晶體為雙向元件，輸入輸出端的匹配網路會互相影響，故最後設計 完 的 變 壓 器 匹 配 網 路 亦 會 進 行 微 調 ， 此 外 ， 此 變 壓 器 利 用 類 八 邊 形 架 構 (Quasi-octagonal) 以 達 到 較 高 的 品 質 因 素 ， 耦 合 方 式 為 邊 緣 耦 合 (Edge-side couple)，圖 5-5 為輸出變壓器匹配網路電磁模擬 3D 圖，考量到變壓器之主電感 (Primary)需承載相當大的電流變化，故線寬採用 32 μm 並增加並聯圈數，副電感 (Secondary)線寬則為 16 μm，線與線的間距為 2 μm，在實際佈局(Layout)上，將 最上層金屬(Metal 6)作為訊號走線，跨線部分則使用第五層金屬(Metal 5)，整體 面積為 422 μm*352 μm。

Drain of PA unit

RF Output

Bypass

圖 5-5 輸出之三股變壓器電磁模擬 3D 圖

圖 5-6 與圖 5-7 分別為輸出變壓器模擬之主副電感電感值、品質因素圖，圖 5-8 為輸出變壓器之耦合係數圖，圖 5-9 為輸出變壓器之整體效率圖，在 5.2 GHz 時，主電感與副電感的電感值分別為 0.55 nH 及 1.87 nH，品質因素分別為 11.22 與 8.3，耦合係數為 0.68，整體效率為 73.86%，如表 5-1，值得注意的是，由於 變壓器在約 9 GHz 時有共振點的出現，其電感性已被電容性所取代，故以(5-2) 式求得之耦合係數 k 會有錯誤的結果，造成耦合係數 k 超過 1 的現象。

0 5 10 15 20

Frequency (GHz) L_P

Quality factor

-4

Quality factor

圖 5-6 輸出變壓器模擬之主電感電感值及品質因素圖

Quality factor

-6

Quality factor

Frequency (GHz)

L S (nH)

圖 5-7 輸出變壓器模擬之副電感電感值及品質因素圖

0 5 10 15 20 0

1 2 3 4 5 6 7 8

Coupling factor

Frequency (GHz) Coupling factor

圖 5-8 輸出變壓器模擬之耦合係數圖

0 5 10 15 20

0 10 20 30 40 50 60 70 80

Frequency (GHz)

Efficiency (%)

Efficiency

圖 5-9 輸出變壓器模擬之效率圖

表 5-1 輸出變壓器特性表 輸出變壓器特性表@5.2 GHz 主電感電感值L_P 0.55 nH 主電感品質因素 11.22 副電感電感值L_S 1.87 nH 副電感品質因素 8.3

耦合係數 0.68

效率 73.86%

但由於看進單純使用兩電感纏繞而成之變壓器的阻抗 Z_L 與 1dB 功率輪廓 (Power contour)的阻抗軌跡還是有些微距離，如圖 5-10，因此為求更佳之功率特 性，我們在兩功率元件(Power device)之間加入電容以幫助匹配，使單一功率元件 的阻抗 Z_L更接近 1dB 功率輪廓(Power contour)的阻抗軌跡，如圖 5-11，圖 5-12 為加入電容之輸出三股變壓器電磁模擬 3D 圖，而圖 5-13 為完整的輸出匹配網路 架構圖。

Z

L

, Z

L

@5~6GHz 6GHz

5GHz

VDD

G S G RF

_out

50Ω

Lp Ls

Z

_opt

@5~6GHz

ZL, ZL : Impedance look into output transformer

matching network

圖 5-10 輸出三股變壓器之負載拉移模擬圖

Z

_opt

@5~6GHz 6GHz

5GHz Z

_L

, Z

_L

@5~6GHz

V

_DD

G S G RF

_out

50Ω L

_p

L

_s

Z

_L

, Z

_L

: Impedance look

into output transformer matching network

圖 5-11 加入電容的輸出三股變壓器之負載拉移模擬圖

Drain of PA unit

RF Output

Bypass

圖 5-12 加入電容之輸出三股變壓器電磁模擬 3D 圖

PA unit

^VDD

G S G RFout

50Ω Lp Ls

圖 5-13 兩路變壓器功率放大器輸出匹配網路架構圖 B. 輸入變壓器匹配網路之設計

輸 入 端 使 用 單 端 輸 入 差 動 輸 出 (Single-In Differential-Out, SIDO) 之 三 股 (Trifilar)變壓器將輸入訊號餵至兩路功率元件，並利用中間抽頭(Center tap)的方式 來提供兩路訊號良好的平衡特性及簡化偏壓電路的設計，以達到更有效的使用晶 片面積，一樣考量到偏壓須經由變壓器餵進電晶體中及變壓器的不完全對稱會造 成中間抽頭不是理想的交流短路，故亦加上旁路電路(Bypass circuit)以讓交流訊號 短路至地。

為了達到最佳增益，輸入端採共軛匹配，由模擬得知，所選的功率放大級架 構輸入阻抗點(S₁₁)的阻抗值大約為 7.8 Ω，理想上將阻抗由 50 Ω 匹配到輸入阻抗 共軛點(S₁₁*)須經過約七分之一至六分之一倍的阻抗轉換，但如前述所言，電晶體 的雙向特性會使得輸入端與輸出端的匹配網路相互影響且最後設計完的變壓器 匹配網路亦會進行微調，故在此我們採用與輸出變壓器類似的架構來設計輸入端 的匹配網路，輸入之三股變壓器主副電感圈數比為 2:1，一樣採類八邊形架構 (Quasi-octagonal) 以 達 到 較 高 的 品 質 因 素 ， 耦 合 方 式 為 邊 緣 耦 合 (Edge-side couple)，圖 5-14 為輸入變壓器匹配網路電磁模擬 3D 圖，由於輸入端幾乎不流過 電流，因此線寬不必像輸出如此之大，主電感(Primary)選擇 10 μm 即可，副電感 (Secondary)線寬亦為 10 μm，線與線的間距為 2 μm，在實際佈局(Layout)上，將

最上層金屬(Metal 6)作為訊號走線，跨線部分則使用第五層金屬(Metal 5)，整體 面積為 296 μm*256 μm。

Bypass RF Input

Gate of PA unit

圖 5-14 輸入之三股變壓器電磁模擬 3D 圖

圖 5-15 與圖 5-16 分別為輸入變壓器模擬之主副電感電感值、品質因素圖，

圖 5-17 為輸入變壓器之耦合係數圖，圖 5-18 為輸入變壓器之整體效率圖，在 5.2 GHz 時，主電感與副電感的電感值分別為 1.01 nH 及 0.37 nH，品質因素分別為 7.42 與 9.41，耦合係數為 0.55，整體效率為 64.97%，如表 5-2，同樣的，由於變 壓器在約 15 GHz 時有共振點的出現，其電感性已被電容性所取代，故以(5-2)式 求得之耦合係數 k 會有錯誤的結果，造成耦合係數 k 超過 1 的現象。

0 5 10 15 20

Quality factor

-6

Quality factor

Frequency (GHz)

L P (nH)

Quality factor

Frequency (GHz)

L S (nH)

LS

Quality factor

-4

0 5 10 15 20

Frequency (GHz)

Coupling factor

Coupling factor

圖 5-17 輸入變壓器模擬之耦合係數圖

Efficiency (%)

Frequency (GHz) Efficiency

圖 5-18 輸入變壓器模擬之效率圖

表 5-2 輸入變壓器特性表

Bypass RF Input

Gate of PA unit

圖 5-20 加入電容之輸入三股變壓器電磁模擬 3D 圖

VG1

G S G RFin

50Ω

Lp Ls

PA unit

圖 5-21 兩路變壓器功率放大器輸入匹配網路架構圖

5.3 模擬結果

VG1

RFin

PA unit ^VDD

RFout

VG2

VG2

圖5-22 兩路變壓器功率放大器電路架構圖

此功率放大器採用標準的0.18-μm 1P6M互補式金氧半導體製程(Standard 0.18-μm 1P6M CMOS process)，整體電路架構如圖5-22，使用安捷倫(Agilent)公司 提供的Advanced Design System(ADS)來模擬及分析電路的特性，而架構中所使用 的被動元件包含電感及電容皆使用電磁模擬軟體Sonnet來進行全波電磁模擬其數 值，並帶回ADS模擬分析。電路之操作頻率為5~5.6 GHz，V_G1為0.85 V，供應電 壓為3.3 V，靜態電流為218 mA，功率消耗為719.4 mW，佈局晶片面積在包含所 有的測試pad及dummy metal為1.2×0.6 mm²。

小訊號模擬部分，在5.2 GHz時之增益(S₂₁)為16.04 dB，輸入端反射損耗(S₁₁) 為-15.37 dB，輸出端反射損耗(S₂₂)由於匹配至最佳功率輸出點，因此表現上較不 理想，約為-5.58 dB，考慮寬頻之5~5.6 GHz時，增益皆高於15.2 dB，輸入端反射 損耗皆低於-8 dB，輸出端反射損耗皆低於-3.8 dB，功率放大器之S參數模擬結果 如圖5-23所示。

0 1 2 3 4 5 6 7 8 9 10 -40

-35 -30 -25 -20 -15 -10 -5 0 5 10 15 20

Frequency (GHz)

S-parameters (dB)

S11_sim.

S22_sim.

S21_sim.

圖5-23 兩路變壓器功率放大器之S參數模擬結果

為了確認整體功率放大器在輸出端的阻抗有匹配到最佳輸出功率阻抗點 (Z_opt)，我們將整體功率放大器電路代回ADS的負載拉移(Load-Pull)模擬，可觀察 到在5.2 GHz時，模擬之最佳輸出功率阻抗點(Z_opt)已非常接近50 Ω，如圖5-24所 示，換言之，雖然在一開始變壓器的輸出阻抗較遠離最佳輸出功率阻抗點(Z_opt)，

但當把所有匹配帶入整體電路模擬時，可證實設計之功率放大器有完成最佳輸出 功率之設計。

Z

_opt

@5.2GHz

圖5-24 兩路變壓器功率放大器將所有匹配帶入整體電路之負載拉移模擬結果 大訊號模擬部分，在5.2 GHz時之功率增益(Power gain)為16.02 dB，飽和輸出 功率(P_sat)為25.86 dBm，1dB增益壓縮輸出功率(OP_1dB)發生在輸入功率約為7 dBm 時，其值為21.8 dBm，最高功率輔助效率(PAE)為30.56%，功率放大器模擬之功 率特性(Power performances)如圖5-25，模擬之動態電流如圖5-26，圖5-27為電路 之佈局(Layout)圖。

-10 -5 0 5 10 15 20 25

PowerGain (dB), P out (dBm), PAE (%)

Pin (dBm) Pout_sim.

PowerGain_sim.

PAE_sim.

圖5-25 兩路變壓器功率放大器之功率特性模擬結果

Dynamic current_sim.

Dynamic current (mA)

Pin (dBm)

圖5-26 兩路變壓器功率放大器之動態電流模擬結果

圖5-27 兩路變壓器功率放大器佈局圖

5.4 量測與模擬之比較

晶片微影圖如圖5-28所示，量測採用on wafer方式量測，使用規格G-S-G之RF 探針來量測高頻訊號，但由於電晶體元件選擇最大的尺寸，造成低頻的轉導(g_m) 太高，使得電路在低頻約430 MHz處產生振盪，如圖5-29，干擾操作頻率5.2 GHz 的輸出頻譜，如圖5-30及圖5-31，故須進行解除振盪的動作，使用Protel_DXP_2004 這套軟體來繪製適合此電路直流佈局的印刷電路板(Printed Circuit Board, PCB)，

如圖5-32，而偏壓採打線(Bond wire)的方式，並在印刷電路板上電晶體的汲極偏 壓金屬走線端焊接電容值為1 μF的Murata GRM188R61A105KA61D 0603表面接 著零件(Surface Mounted Device, SMD)電容來解振，圖5-33為1 μF解振電容隔離度 圖，最後將直流電壓由排針餵入，解振電容及晶片圖如圖5-34所示，S參數使用 向量網路分析儀量測，P_sat及OP_1dB使用訊號產生器提供訊號至晶片，再透過訊號 分析儀觀察輸出訊號的變化，量測儀器如表5-3所列。

圖5-28 兩路變壓器功率放大器晶片微影圖

圖5-29 430 MHz振盪訊號

圖5-30 5.2 GHz受干擾的輸出頻譜(全頻)

圖5-31 5.2 GHz受干擾的輸出頻譜

圖5-32 兩路變壓器功率放大器解振之印刷電路板圖

圖5-33 1 μF解振電容隔離度圖

圖5-34 兩路變壓器功率放大器解振電容及晶片圖 表5-3 兩路變壓器功率放大器量測使用之儀器設備表

Parameters Instruments Instruments Model

S-parameters

Network Analyzer Agilent E5071C (300 kHz~20 GHz) Power Supply Agilent E3617A

OP_1dB P_sat

Signal Generator Agilent E8257D (250 kHz~67 GHz) Signal Analyzer Agilent N9030A

(3 Hz~50 GHz) Power Supply Agilent E3617A 此功率放大器在V_G1為0.85 V，供應電壓為3.3 V時之電流為222 mA，而為了 使量測電流與模擬電流一致，我們微調模擬的V_G1，將V_G1調到0.855 V，再進行量 測與模擬之比較，圖5-35為量測與模擬之S參數比較圖，可看到量測結果與模擬 非常貼近，在5.2 GHz時之量測增益(S₂₁)為15.14 dB，圖5-36為在5.2 GHz時之量測 功率特性(Power performances) 圖，此電路可達到 25.81 dBm的飽和輸出功率 (P_sat)，在輸入功率為7 dBm時有著21.42 dBm的1dB增益壓縮輸出功率(OP_1dB)，最 高功率輔助效率(PAE)為27.58%，圖5-37為量測與模擬之動態電流比較圖，可看

到在高功率輸入時，兩者的動態電流趨勢並不一致，推估原因為製程廠提供之製 程設計套件(Design kit)在高功率時較為不準，此亦造成量測之功率輔助效率(PAE) 與模擬相比較差，如圖5-36所示，圖5-38為功率放大器對應輸出功率之動態電流 圖，另外，從圖5-39可以觀察到此功率放大器有著寬頻及平坦的功率特性，在5~5.6 GHz的操作頻率，其OP_1dB為20.7±0.7 dBm，P_sat皆高於24.9 dBm。

0 1 2 3 4 5 6 7 8 9 10

-40 -35 -30 -25 -20 -15 -10 -5 0 5 10 15 20

Frequency (GHz)

S-parameters (dB)

S₁₁

S₂₂ S21

Simulated Measured

圖5-35 兩路變壓器功率放大器量測與模擬之S參數比較圖

在文檔中 利用變壓器功率合成技術之5.2 GHz互補式金氧半導體功率放大器研製 (頁 81-109)