4.2 壓電加速規：
5.1.2 第二年
5.1.2 第二年
(1) AlN 材料開發:
成功開發具有(002)結晶面向之 AlN 薄膜並應用於 RRAM。本團隊比較了不同結晶面向 (非晶、(001)、(002))AlN RRAM，XRD 量測結果如圖二十一所示，圖 二十一(d)AlN 薄膜單 層 Sem 截面圖，單層厚度約為 50 nm。AlN 薄膜表面形貌透過原子力顯微鏡（Atomic Force Microscope，AFM）分析結果如圖 二十二及表三所示，[002]晶向的氮化鋁薄膜則有最小的 表面粗糙度(Ra=1.78 和 Rq=2.25)。這是因為在 200℃溫度下的基板會使濺射粒子具有更高的 動能以進行重新排列，使表面更加平滑[28]，因此電子在傳輸的過程中較不會因為薄膜表面 的高低起伏所影響而較穩定。該研究結果指出具有[002]結晶面向之 AlN 薄膜應用於 RRAM 具有較佳的特性。相關 AlN [002] RRAM 特性如圖圖 二十三所示，量測方式使用電壓掃伏
（voltage sweep）模式，從 0 V → 0.5 V → 0 V → -1 V 的方式進行，從圖 二十三(a)可得知 元件當施加電壓約 0.2V 即可將元件從狀態”OFF”切換成狀態”ON”，施加電壓約-0.3V 即可 將元件從狀態”ON”切換成狀態”OFF”，元件所需最低操作電流為 60μA，圖 二十三(b)(c)中 說明該元件在狀態OFF 及狀態 ON 具有超過 104s 之記憶保存時間且反覆切換超過 104次循 環仍保持大於1000 的記憶窗口，顯示出以 AlN 作為材料該元件具有低功耗、低漏電流且可 靠 度 高 的 潛 力 。 結 構 可 靠 度 位 居 世 界 前 三( 如 圖 二 十 三 (d) 相 較 於 目 前 文 獻 [29][30][31][32][33])。
圖 二十、(a) TiN/HfO2/Ti/HfO2/Pt 結構示意圖；CRS 結構之(b) I-V 曲線圖、(c) endurance 與(d) retention
20
圖 二十一不同晶向氮化鋁薄膜 XRD 量測圖(a)非晶態 (b) [100] (c) [002]以及(d)AlN 薄膜 SEM 圖
圖 二十二不同晶向氮化鋁薄膜 AFM 量測圖(a)非晶態 (b) [100] (c) [002]
表格 三、不同晶向氮化鋁表面粗糙度 氮化鋁晶向 Roughness average (Ra)
(nm)
Root mean square roughness (Rq) (nm)
非晶態 2.01 3.43
[100] 1.97 2.48
[002] 1.78 2.25
21
圖 二十三、(a)不同電流設限下 AlN MIM 結構之 I-V 特性曲線(b) AlN MIM 結構保存時間測試(c) AlN MIM 結構耐久度測試(d)RRAM AlN MIM 結構可靠度與文獻比較[29][30][31][32][33]
(2) AlN CRS 結構
成功開發僅使用 1R 結構之 CRS 結構，本團隊將具有最佳 MIM RRAM 特性之 AlN 參 數應用於 CRS 結構，探討不同金屬中間層對於 CRS RRAM 特性之影響分別為 Ti,Cu,Ag，量 測方式使用電壓掃伏（voltage sweep）模式，從 0 V → 3 V → 0 V → -3 V 的方式進行。研究 顯示使用 Ag 作為中間層之材料其操作電壓<1.5V、具有較佳耐久度(>1000 次)且具有長時間 記憶保存的特性(>104s)相關特性如圖 二十四所示，表四記錄了 HfO2、AlN RRAM 各項量測 結果。此項研究成果已投稿至期刊 AIP Advances 並已被刊登。
圖 二十四、AlN/Ag/AlN CRS 結構(a)I-V 特性曲線(b)耐久度測試(c)保存時間測試
22
表格 四 HfO2、AlN RRAM 各項特性量測結果 Sample Compliance
current
Set Voltage (V)
Reset Voltage (V)
Endurance Retention Memory Window
圖 二十五、(a)RRAM crossbar 結構整合比較器電路示意圖(b)RRAM 8×8 MIM crossbar I-V 電性圖
(1) 整合成果:
23
度並計算其平均值得到2.91%。圖 二十七(a)為 RRAM PUF 晶片其結構如圖 二十七(b)，本 團隊將製備完成之 CRS 結構 32×32bit CBA 陣列以電壓掃描使每一記憶單元切換至高阻態，
透過軟體比較陣列中任兩個記憶單元之阻值得到不可預測之 PUF KEY，並使用 5 組不同 PUF 晶片計算其內部及外部漢明距離值，圖 二十七(c)為 RRAM PUF 測試結果，每一組 PUF key 外部漢明距離趨近於 50%顯示出其能產生獨特性高之物理密鑰，及在元件在經過 104s 期間 內反覆測量其 PUF KEY 可靠度之內部漢明距離約為 1%顯示出 RRAM PUF 具有長時間記憶 保存功能可靠性佳，其中表格 五為計畫第二年目標及規格表。
圖 二十六、(a) RRAM crossbar 整合流程圖(b) 整合示意圖(c) RRAM 8×8 crossbar 與子計畫一離散電 路整合結果
圖 二十七、(a)RRAM PUF 晶片示意圖(b)RRAM CBA 陣列結構設計圖(c)RRAM PUF 內部及外部漢 明距離計算值
24
表格 五電阻式記憶體目規規格表
5.2 壓電加速規
目前本團隊已開發出最佳摻雜比例的 LZO( ZnO:Li)，其壓電特性為世界最高壓電特性(d33=22.85 pm/V)之 LZO 壓電薄膜 (如圖 二十八)，但仍不及 PZT 含鉛壓電材料，因此本團隊已著手研發 LZO 摻雜Si 及 Mg 等材料，經 PFM 壓電材料分析，新材料其壓電係數 d33已經突破LZO 之數據，高達 50 pm/V，在未來將可應用於多軸加速規。
圖 二十八、本團隊 LZO 壓電係數與國內外現狀現況比較[34][35][36]
本團隊與南台科技大學機械系劉雲輝老師合作結構模擬，作為加速規結構設計之參考依據。本研究 共分為分別為無鉛壓電材料開發、結構模擬與 MEMS 元件製程三部分進行，以下將分別說明各項 目之開發近程。利用 ANSYS 有限元素分析軟體進行加速規結構之模態分析（Modal analysis）與頻 率響應分析（Harmonic analysis），分析加速規的線性度與靈敏度，並把懸臂樑及圓盤之長、寬、
25
高、質量等尺寸做為參數化的輸入，找尋最佳化的尺寸。模態分析求得結構自然頻率與振形，並透 過理論推導建立懸臂樑及圓盤之自然頻率數學模型，研究懸臂樑及圓盤之尺寸（長、寬、高、質量 等）對加速規的頻寬、靈敏度等特性的影響，自然頻率可預估加速規實際可用頻寬並藉由理論推導 驗證其結果與振形（懸臂樑及圓盤之彎曲振形）是否符合預期以判斷分析準確性。頻率響應分析，
分析結構承受諧響應負載的情況下所反應出來的應變、應力、位移量並評估結構的安全因子藉此判 斷結構是否可承受高 G 值振動量避免發生非線性與破壞的跡象。在 ANSYS 模擬使用對稱簡化模型 技術，將整個圓盤型結構縮減為四分之一大小進行分析，能有效減少網格及節點上的數量，以加快 求解分析速度。首先進行加速規結構之模態分析(Modal analysis)，分析加速規之自然頻率與振動模 態，藉此評估加速規的可用頻寬與振型是否符合預期，結構振型方向與振動方向相同能產生較大變 形量，因此預期較理想之振型為上下彎，曲模態分析結果如圖 二十九及圖 三十。
為使薄膜壓電性提高，本團隊採用不同退火溫度相同持溫時間下觀察薄膜壓電特性與電阻率變化，
可由圖 三十一(a)看到未經後處理的薄膜 d33 值為 15.2 pm/V，已高出文獻上中 ZnO 薄膜 d33 = 14.3 pm/V，隨著退火溫度增加薄膜導電率以及 d33也隨之增加，當退火溫度達到600℃時，薄膜 d33值提 高到約 23 pm/V，可知團隊所開發出無鉛壓電薄膜特性極佳。由圖 三十一(b)得知當不同退火溫度處 理後薄膜 002 晶向強度也隨溫度增加，間接驗證當 c 軸優選晶向越強薄膜壓電特性也越好。從圖 三十一(c)中亦可見 LZO 的晶體為柱狀 c 軸成長取向。
圖 二十九、懸臂樑加速規壓電耦合分析電壓分布情況
26
圖 三十、圓盤型加速規壓電耦合分析電壓分布情況
圖 三十一、LZO 薄膜特性(a)不同退火時間薄膜壓電性與電阻率變化、(b)不同退火時間薄膜 XRD 結果圖、(c)薄膜剖面 SEM 圖
加速規系統相關特性量測，團隊使用 The Modal Shop 所製造的震動產生器 9110D Portable Vibration Calibrator 搭配相關軟體進行特性量測(如圖 三十二)。由圖 三十三 MEMS 加速規掃頻測試可明顯看 出，團隊自製加速規元件共振頻於7200 Hz，可用頻寬大約 5000 Hz，適用於監測轉速範圍可高達 300000 之設備。圖 三十四為團隊所自製的加速規可以承受高達 10 g 以上的振動量，經過線性擬合後可達到 未經感測後端電路的元件靈敏度為4.186 mV/g，且擬合線性度高達 99.985%(如圖 三十五)，可知元件 的線性度極高在日後應用於無人載具或智慧聯網系統具有極高之穩定性，不會受振動量而造成的訊號 誤判。
27
圖 三十二、Shaker 振動特性量測
圖 三十三、 加速規元件掃頻測試
28
圖 三十四、加速規元件特性
圖 三十五、加速規元件靈敏度測試
本團隊自製加速規搭載感測電路整體系統的特性測試，經擬合之後對於檢測監控可以在 300Hz 的主 頻上獲得明顯的訊號（如圖 三十六），以及擬合後可以獲得 150mV/g 以上的靈敏度，已大幅超過計 畫第二年欲達成之靈敏度100mV/g 的目標，且線性度高達 99.56%（如圖 三十七），以及雜訊頻譜達 到良好的568μg/√𝐻𝑧(如圖 三十八)。由圖 三十九可見團隊自製懸臂樑加速規重量約 0.0105 g，尺寸 為8.16 mm × 3.95mm，以及圓盤型加速規重量約 0.0935g，尺寸為 13.85 mm × 12.17 mm。
29
圖 三十六、加速規整合電路感測主頻測試
30
圖 三十七、 加速規整合電路線性度測試
圖 三十八、加速規系統雜訊頻譜圖
31
圖 三十九、加速規實體圖以及尺寸重量(左為懸臂樑型，右為圓盤型)
因應不同的使用環境(高低溫、高壓、高濕度、雜訊干擾及高低頻振動)，本團隊除了以不鏽鋼封 裝盒提供元件保護性及抗雜訊功能(如圖 四十)，本團隊亦可透過不同的製程製作不同規格的加速規 元件(如圖 四十一 a , b )，懸臂樑加速規具有高靈敏度的優勢，能夠感測到極細微的振動及提供更佳 的感測訊號，而圓盤型加速規在製程上相對容易且具有高頻寬的優勢，適合應用於工具機等高頻待測 環境。本團隊可一次生產多個懸臂樑或圓盤型加速規(如圖 四十二)，其不僅可實際應用於無人載具，
也可實際應用於低頻的波浪偵測(如圖 四十三)，藉由振動的訊號感測得知無人載具的運動狀態及波 浪的頻率及振幅，在產業上應用範圍更加廣泛，像是海上箱網養殖、海象感測、無人機土地測繪及環 境污染監測等。由此可知，本團隊製作之加速規擁有符合市場需求的條件，即具備更佳的經濟價值。
除此之外，本團隊與子計畫合作開發具有使用者介面之無人載具及水上安全監控系統，此系統包 含透過加速規元件感測無人載具及波浪之運動訊號，經由ADC 電路端將此類比訊號轉換為數位訊號，
接著透過Arduino 製作封裝將所有訊號傳至 FPGA，經過 FPGA 做訊號處理後將運算結果傳至使用者 個人電腦，透過使用者介面的軟體即時顯示無人載具及海上狀況之安全監控訊息，包括振幅、頻率、
G 值，以及螺絲和螺旋槳之異常狀態與海象危險判定，此系統可協助使用者提前得知無人載具之機身 安全及海象之狀況(圖 四十四)。
圖 四十、目前加速規所使用之不鏽鋼封裝盒
32
圖 四十一、加速規製程圖(a)懸臂樑(b)圓盤形
圖 四十二、懸臂樑加速規(左)與圓盤型加速規(右)之六吋晶圓 (a)
(b)
33
圖 四十三、加速規實際應用於無人載具及波浪偵測
圖 四十四、加速規安全監控系統
目前本團隊正在執行元件端與電路端之晶片整合，將原先之加速規元件電極尺寸6.81mm大幅縮小至
34
3.95mm(如圖 四十五)，使加速規元件可與後端電路整合於同一晶片(圖 四十六(a))，並且透過SiP整合 封裝(如圖 四十六(b))，使整套加速規系統一體化，預期將具備更佳的保護功能，如防水及防塵等封
3.95mm(如圖 四十五)，使加速規元件可與後端電路整合於同一晶片(圖 四十六(a))，並且透過SiP整合 封裝(如圖 四十六(b))，使整套加速規系統一體化，預期將具備更佳的保護功能，如防水及防塵等封