中頻段為訊號範圍，其放大倍率為 i
偏移電壓成分儲存在Cext上，穩定狀態時，Cext上的偏移電壓為 DEO i
( ) /
n in thermal
m m
圖 3-4 放大器增益和相位模擬圖 表 3-2 放大器增益頻寬的製程角落模擬表
TT FF FS SF SS
Av(dB) 42.0 39.7 41.9 41.7 42.4
PM 47.2 56.1 48.6 46.8 46.2
fc (Hz) 474k 445k 512k 419k 492k
圖 3-5 放大器迴轉率模擬圖
表 3-3 放大器迴轉率的製程角落模擬表
mV s TT FF FS SF SS
SR 39.7 40.1 41.7 36.5 42.0
Mb
Mp1 Mp2
Mn3 Mf3 Mf4 Mn4
Mp7
Mn5
Mp8
Mn6 Vin Vip
Vb1 Vfb
Vopp Vonn
Vfb
共模電壓回授電路
夠被抑制良好，負回授的增益必須越大越好，為了增加回授電路的增益，將輸入及操作 在次臨界區，提高輸入級的轉導值，並且為了提高 Mp0、Mp1 的負載值，將電路放入了 負電阻 Mp00、Mp11，使其增益從式 3.9 變為式 3.10。同樣的，負電阻的設計必須為類 比方式，即是 Mp00、Mp11 的電晶體尺寸必須小於 Mp0、Mp1。而通常會在輸入電阻處 並聯電容，電容的用途是提供零點，增加回授電路的頻寬及相位。
Mp0 Mp00 Mp11 Mp1
圖 3-8 連續時間共模回授電路
Clk
圖 3-9 非重疊時脈產生器
圖 3-10 非重疊時脈產生器時序模擬圖
時脈拔靴式電路
截波電路即是使用開關來完成，也就是使電晶體操作在三極管區(Triode region)，如 同電阻(式 3.11)。當操作在低電壓的環境下時，會因為電晶體的臨界電壓(Threshold voltage)及閘級電壓太小的關係，使得電晶體電阻變大，造成訊號調變時產生失真的現 象。如果靠電晶體的尺寸加大來減小電阻值會產生寄生電容過大，造成電荷注入(Charge injection)現象加劇的結果。
1 .
( )
on
ox g in th
R W
C V V V
L
(3.11)
先進製程下電晶體的非理想效應會使得當電晶體的Vgs 0時，電晶體還會有不小的電 流，這個現象也會使調變的結果變差。為了解決電晶體電阻及漏電流的問題，我們使用 了拔靴式(Bootstrapped)電路，如圖 3-11。M1、M4 負責升降壓電容的充放電，C1、C2 為升降壓電容，M2 及 M3 為開關。理想上輸出電壓 Clk_bo 會產生 2VDD ~ -VDD 的電
當 Clk 由 VSS 變為 VDD 時，儲存在電容 Cbo2 的電壓 VDD 會使得 Vb 的電壓從 VSS
圖 3-14 拔靴式電路輸出電壓模擬圖
圖 3-15 和圖 3-16 為開關在不同電壓下輸出的電導值，可以由兩圖比較出使用拔靴 式電路後，電晶體的電阻值將會明顯的變小。
圖 3-15 截波開關電導模擬圖(無拔靴式電路)
圖 3-16 截波開關電導模擬圖(有拔靴式電路)
Gm-C 濾波器
由於 Gm-C 濾波器是用來濾出輸入差動電極偏移電壓的直流值，並加以回授並消 除，所以它必須要有極低頻的頻寬的，至少要小於 0.5Hz。為了製造出低頻的高通極點，
需要的是F 等級的電容量，在此為一個外掛電容(如圖 3-17)。使用全差動的電流鏡有 幾個好處，第一個是這個電路的主極點是在第二級輸出級，加上外掛電容，其主極點頻 率將會非常的小，以確保系統的穩定。第二個就是全差動的架構消除差動電極偏移電壓 的能力比單端電路要好。此濾波器的用途是讓偏移電壓直流值濾出，所以在設計上線性 度並不重要，最主要的考量就是頻寬要夠小，否則一般的低頻生醫訊號也會被濾出，回 授到電路去，這樣將會使得輸出訊號失真。在電晶體的設計上，可以從式 3.14 和式 3.15 得知，為了使輸出的低頻雜訊能夠小，輸入級也是採用 P 型電晶體， 並操作在次臨界 區，增加電晶體的尺寸。
1