2-1 元件製作
本次實驗所選用的是Silicon on insulator (SOI)(100)之晶片。而樣品 SOI 晶片 為長10 μm、寬 80 nm、高 50 nm 的矽奈米線在 150 nm 厚二氧化矽絕緣層之上，
製作出四種不同的結構分別是：N 型與 P 型的鎳矽化物蕭特基接面電晶體、N 型 與P 型的歐姆接面電晶體。
圖2-1、四種不同結構的電晶體。
圖2-1 為本實驗的四種元件的示意圖，奈米線的部分會先使用氧化作用的方 式降低到直徑約為22nm 左右，為了使之後鍵結帶電分子的表面積增大，於是用 光阻保護其餘的部分後泡BOE 掏掉下層的氧化層使奈米線呈現懸空的狀態，其 中因為BOE 的蝕刻速率為 800 Å/min，因此泡了 3min 希望可將奈米線下面的氧 化層蝕刻掉，最後會鍍上金電極以便量測。
2-1-1 N 型與 P 型的鎳矽化物蕭特基電晶體製作流程 1:100，室溫下，目的是去除chemical oxide。4. DI water rinse，5分鐘。5.NH4OH : H2O2 : H2O = 1:4:20 (SC1)，(煮10分鐘，75~85℃)目的是去除微小粒子。6. DI water rinse，5分鐘。7. HCl : H2O2: H2O = 1:1:6 (SC2)，(煮10分鐘，75~85℃)目的是去 除鹼金族離子。8. DI water rinse，5分鐘。9. HF : H2O = 1:100，室溫下目的為去 除chemical oxide。10. DI water rinse，5分鐘。最後用Spinner 旋乾機旋乾。
接下來將晶片放入Dry oxide 爐管，溫度調控在 950℃，氧化作用 30 分鐘。
在長氧化層同時也做活化所佈植離子的動作。接下來清洗晶片，要做掏空底部的 氧化層(Buried oxide, BOX)的黃光(Lithography)，步驟如下：1. 上六甲基二矽氮 烷(Hexmethyldisilane, HMDS)，目的是為了讓 6400 光阻附著性更好。2. 旋塗光 阻(Spinner)，在本次實驗所使用的是 6400 正光阻，一開始會先慢轉 500rpm 10 秒鐘為了使光阻能平均散佈在晶片上，接下來會快轉3500 rpm 30 秒鐘控制光阻 的厚度。3. 軟烤(Soft Bake)90℃ 90 秒鐘，目的是去除光阻裡的有機溶劑並且增 加與晶片的附著力。4. 曝光(Exposure, EXP)，定義所要去除光阻的區域。5. 顯 影以及定影(Development,DEV)，使照光的部分被分解去除。6. 顯微鏡檢視，確 認是否有對準所需定義的區域。
再來將晶片泡入BOE 溶液中約 3 分鐘，蝕刻掉矽奈米線下面的 BOX，形成 懸浮的矽奈米線。然後浸入ACE 溶液放在超音波震盪器裡振 10 分鐘，目的為去 掉光阻。接下來做矽化物的黃光(Lithography_silicide)之後，使用濺鍍機(Sputter) 鍍35 nm 的鎳。用丙酮(Actone, ACE)去掉光阻。使用金屬快速退火爐(Metal Rapid Thermal Annealing, MRTA)，550℃ 30 秒鐘，讓鎳和矽形成鎳矽化物。做黃光前 要先清洗晶片表面，之後做鍍金屬的黃光顯影製程(Lithography_Metal)，接下來 使用濺鍍機鍍100 nm 的金來當做電極的部分。用 ACE 去光阻後，Anneal 400℃，
30 分鐘使金屬的接面可以更為平滑減少漏電。圖 2-2 為矽奈米線蕭特基接面元件 製作完成後的示意圖。
圖2-2、蕭特基接面電晶體示意圖。
2-1-2 N 型與 P 型的歐姆接面電晶體製作流程
本次實驗所選用的是SOI(100)之晶片。而晶片上為長 10 μm、寬 80 nm、高 50 nm 的矽奈米線在 150 nm 厚二氧化矽絕緣層之上，之後在依照以下不同的製 程來製作出N 型以及 P 型的歐姆接面元件。
首先將晶片浸泡在 H2SO4:H2O2=3:1 的溶液中 10 分鐘，並且使溶液溫度在 75~85℃之間。這是在佈植離子前先做清洗的動作，而此溶液擁有分解有機物的 作用。再來在元件上佈植磷以及硼，劑量皆為1018cm-3，分別是N 型以及 P 型。
佈植完將晶片做RCA clean 的動作，因為進爐管前必須將晶片清洗乾淨。接下來 將晶片放入Dry oxide 爐管，溫度調控在 950℃，氧化作用 30 分鐘。在長氧化層 同時也做活化所佈植離子的動作。接下來清洗晶片，要做掏空BOX 的黃光微影 製程(Lithography)，再來將晶片泡入 BOE 溶液中約 3 分鐘，蝕刻掉矽奈米線下 面的BOX，形成懸浮的矽奈米線。然後將晶片放入 ACE 溶液置於超音波震盪器 裡振10 分鐘，目的為去掉光阻。
因為要做歐姆接面，於是要做定義重參雜的黃光微影製程(Lithography)後，
佈植磷以及硼，劑量皆為1020 cm-3，分別是N 型以及 P 型。用 ACE 去掉光阻之 後，做鍍金屬電極的黃光(Lithography_Metal)，使用 Sputter 鍍 100nm 的金。用 ACE 去光阻，最後則退火至 400℃，30 分鐘使金屬的接面可以更為平滑減少漏 電。圖2-3 為矽奈米線蕭特基接面元件製作完成後的示意圖。
圖2-3、歐姆接面電晶體示意圖。
2-1-3 表面修飾化學分子
奈米線蕭特基二極體在電性量測後會在表面修飾化學分子以比較化學分子 對元件之影響。
(1).表面修飾APTS(3-Aminopropylthriethoxy silane)：
1. UV Ozone treatment 10分鐘。
2. 浸泡入APTS溶液(10ml 酒精 + 1ml APTS) 10分鐘。此時鍵結上的APTS分 子的濃度為9%。
3. 使用酒精清洗晶片，洗去未鍵結在元件上的分子。
4. 使用烤盤(Hot plate)加熱到120˚C，維持30分鐘。
5. 使用4156機台量測鍵結前與鍵結後電性的變化。
(2).表面修飾NTA(N-trimethoxy silypropyl-ethylenediamine triacetic acid)：
1. UV Ozone treatment 10分鐘。
2. 浸泡入NTA溶液(10ml 酒精 + 1ml NTA) 10分鐘。此時鍵結上的NTA分子的 濃度為6%。
3. 使用酒精清洗晶片，洗去未鍵結在元件上的分子。
4. 使用烤盤(Hot plate)加熱到120˚C，維持30分鐘。
5. 使用4156機台量測鍵結前與鍵結後電性的變化。
2-2 量測與分析所使用的儀器與方法 2-2-1 鎳矽化物(Nickel-silicide)材料特性分析
實驗中，將針對所作的奈米線蕭特基接面進行一系列材料分析。首先，使用 掃描式電子顯微鏡 (Scanning electron microscope, SEM)去拍攝元件的外觀情 況 ， 同 時 進 行 元 素 成 分 比 例 分 析(EDX) 。 接 著 ， 利 用 穿 透 式 電 子 顯 微 鏡 (Transmission electron microscope, TEM)去拍攝奈米線的截面狀況，以及拍攝晶格 繞射圖案(Diffraction pattern)。
2-2-2 電性量測方式
本次實驗使用ICS程式和4155-6及probe station來做電性上的量測。VG為probe station底座所給之背電極電壓，另外兩點探針則分別為VD及接地。當元件接上 APTS及NTA後分別都會做電性之量測，看分子對元件電性之影響。量測方式如 下圖：
圖2-4、奈米線蕭特基接面元件量測示意圖。
圖2-5、奈米線歐姆接面元件量測示意圖。
本實驗會在製作完元件的時候先測量 ID-VD圖，加上不同的背電極 VG來看 閘極效應是否明顯，之後會量測ID-VG圖看電流的特性。最後會鍵結有帶正電特
性的APTS 分子以及帶負電特性的 NTA 分子在元件表面，看元件是否能感測到 鍵結分子後所帶來的影響。
2-3 載子傳輸機制
一 般 半 導 體 的 載 子 傳 輸 機 制 是 由 以 下 五 種 情 況 所 組 成 ：Thermionic emission、Tunneling、Recombination、Diffusion of electrons、Diffusion of holes。
如 圖2-6[28] 所 示 ， 依 據 參 雜 的 濃 度 不 同 來 推 測 出 元 件 的 傳 輸 機 制 ， 其 中 Thermionic emission主要濃度約在摻雜濃度ND < ~ 1017cm-3，在接面處的空乏區相 當寬，電子較難穿透位能障。當位能障較低時電子可經由熱離子發射克服能障 而形成電流。Tunneling在高摻雜之情況，ND > ~ 1018cm-3，此時接面區的空乏區 非常狹窄，雖然電子的能量不足以克服蕭特基位能障，但是經由穿隧效應，電 子不論從金屬穿隧至半導體或是由半導體穿隧至金屬都非常容易，此時就可得 到良好的歐姆接觸，電子主要都是利用穿隧效應來移動。此次製作的蕭特基接 面元件遵循著Thermionic emission機制，歐姆接面元件則遵循著Tunneling機制。
圖2-6、電子傳輸機制[28]。
圖2-7、蕭特基能位障穿遂電流/熱游離輻射之電流比值圖[28]。
圖2-7即為蕭特基二極體之穿遂電流/熱游離輻射電流之比值與參雜濃度、溫 度之關係圖。由圖可見，當參雜濃度逐漸上升時，穿遂電流/熱游離輻射電流之 比值也逐漸的上升，也代表著當參雜濃度增高時，穿遂電流也因此而增加，當 參雜濃度下降時，穿遂電流也因此而下降。我們的蕭特基接面元件參雜濃度為 1018 cm-3，室溫下熱游離輻射電流所佔比例大於穿遂電流，理論上電流主要是由 熱游離輻射電流所主導。此實驗所製作的歐姆接面元件參數濃度為1020 cm-3，室 溫下穿遂電流所佔比例大於熱游離輻射電流，理論上電流主要是由穿遂電流所 主導。
2-3-1 載子傳輸機制 ψBn是半導體接觸的障礙高度(Barrier Height)，這是金屬之中試圖移動進入半 導體的電子所看到的障礙。這個障礙稱為蕭特基障礙(Schottky barrier)，理想而
有電場出現在介電質之中，位勢將會被修正。位勢的下降是蕭特基效應(Schottky Effect)或是影像力衍生下降，如圖2-9所示。
圖2-8、在一個金屬-介電質介面處的影像電荷。
圖2-9、具有一定電場，由於影像作用力所造成的位能勢扭曲示意圖[28]。
Ε 16π x q
0
m
(2.3)
4π
0Ε
Δφ q 2 Ε x
m (2.4) qΔ qφ
qφ
Bn
Bn0
(2.5)在具有一定電場下，由於影像的作用力會造成蕭特基位能障上升或是下
降，雖然蕭特基障位能障的變化看起來是一個小值，但是位能障高度及位能障 Emission Theory)來加以描述。
圖2-10、蕭特基二極體電流-電壓圖。
3 皆為安培/平方公尺；A*為李察生常數(Richardson constant)；q為單一電子所帶的 電量大小，即為1.6×10-19庫倫；為金屬半導體接面的蕭特基能位障高，單位為伏 特；V為加至金屬半導體接面兩端的電壓，單位為伏特；n為理想因子，不具單 位；k為波茲曼常數，即為1.38×10-23焦耳/絕對溫度；T為量測時之溫度，單位為 絕對溫度。在qV＞＞nkT之條件下，式（3.7）式近似為：
由介面間電場與空乏區寬度關係式(2.16)推導，可知空乏區寬度下降使得介
2-4 歐姆接面與蕭特基接面能帶圖
圖2-11 分別為 N 型歐姆接面與蕭特基接面電晶體的能帶圖，最上面的能帶 圖為金屬與半導體接面尚未接觸前，中間則是接觸後的能帶圖，因為是 N 型的 半導體，所以當金屬的功函數小於半導體的功函數時，兩接面連結時會形成歐姆 接面；若金屬的功函數大於半導體的功函數時，兩接面連結時會形成蕭特基接 面。最下面的能帶圖是加入了Vd 後，黃色線為元件加背閘極 VG > 0 後，能帶會 下降；紅色線為元件加背閘極VG < 0 後，能帶會因此上升，由以下的圖可以觀 察到能帶曲線的變化。
圖2-11、n 型之歐姆接面與蕭特基接面電晶體能帶圖。
圖2-12 分別為 P 型歐姆接面與蕭特基接面電晶體能帶圖，最上面的能帶圖 為金屬與半導體接面尚未接觸前，中間則是接觸後的能帶圖，因為是 P 型半導
體，若金屬的功函數大於半導體功函數時，兩接面連結時會形成歐姆接面；若金 屬的功函數小於半導體的功函數時，兩接面連結時會形成蕭特基接面。最下面的 能帶圖是加入了Vd 後，紫色線為元件加背閘極 VG > 0 後，因此能帶會下降；紅 色線為元件加背閘極VG < 0 後，因此能帶會因此上升，由以下的圖可以觀察到
體，若金屬的功函數大於半導體功函數時，兩接面連結時會形成歐姆接面；若金 屬的功函數小於半導體的功函數時，兩接面連結時會形成蕭特基接面。最下面的 能帶圖是加入了Vd 後，紫色線為元件加背閘極 VG > 0 後，因此能帶會下降；紅 色線為元件加背閘極VG < 0 後，因此能帶會因此上升，由以下的圖可以觀察到