3-1 鎳矽化物熱退火溫度測試
圖3-1為鎳矽化物產生的示意圖，此次實驗會先在矽奈米線的一端鍍上35 nm 的鎳，之後使用MRTA 550℃ 30秒鐘，使鎳原子和矽原子反應形成鎳矽化物。
圖3-1、奈米線蕭特基接面示意圖。
圖3-2、鎳原子擴散至矽奈米線形成鎳矽化物[24]。
鍍鎳金屬前會先用光阻定義區域，用氫氟酸蝕刻掉二氧化矽後再鍍上鎳金 屬，接下來使用 RTA 使鎳原子擴散進去矽奈米線形成鎳矽化物。關於他的擴散 速率可以由式得知[30]：
(3.1)
t
R
W
其中 W 為擴散的體積；R 為鎳矽化物的擴散速率係數，與溫度相關；t 為 RTA 的時間。擴散係數R 等於以下的式子：
(3.2) 其中k 為波茲曼常數 1.38×10-23 J/T，又等於 8.63×10-5 eV/T；T 為 RTA 時的 絕對溫度；R 的單位是 cm/s。將所使用的參數帶進去後便可以經由計算推論出鎳 矽化物的擴散的長度以及擴散的速率。
圖 3-3 為所製作出的奈米線蕭特基接面於 10 萬倍率下所拍攝的電子顯微鏡 (SEM)俯視圖，可看出明顯之鎳矽化物與矽接面，其中右邊較明亮之部分即為鎳 矽化物，左邊為矽。由圖可以明顯觀察到右邊的鎳矽化物有向左往矽奈米線方向 擴散延伸的趨勢，且擴散長度與奈米線的寬度有關係。
kT
R 1.4
exp 103
圖3-3、不同線寬的奈米線蕭特基接面之電子顯微鏡俯視圖。
經由文獻可得知鍍1 nm 厚的鎳原子需要與 1.83 nm 厚的矽原子產生反應成 約2.54 nm 厚的鎳矽化物[31]，於是在鍍完金屬鎳之後做快速熱退火 550℃ 30 秒 鐘的動作，可以看到圖3-3，最右邊為鎳矽化物，中間為鎳矽化物的擴散，最左
邊則是矽奈米線。在這裡每種寬度的奈米線都做了一百根奈米線關於鎳矽化物擴 散長度以及速率的整理，當通道寬度為30 nm 時，快速熱退火 550℃ 30 秒鐘後，
平均擴散的長度為738.7±15.7 nm，而平均擴散速率為 24.6±0.5 nm/s；當通道寬 度為 180 nm 時，快速熱退火 550℃ 30 秒鐘後，平均擴散的長度為 307.5±21.1 nm，而平均擴散速率為 10.2±7.0 nm/s；當通道寬度為 400 nm 時，快速熱退火 550
℃ 30 秒鐘後，平均擴散的長度為 290.6±24.4 nm，而平均擴散速率為 9.6±8.1 nm/s，如表 3-1。
表3-1、鎳矽化物的平均擴散速率。
Channel width (nm) Diffusion length (nm) Diffusion rate (nm/s)
~30 738.7±15.7 24.6±0.5
~180 307.5±21.1 10.2±7.0
~400 290.6±24.4 9.6±8.1
經由文獻可以得知，當在一樣的溫度以及時間對鎳金屬與矽半導體做 RTA 時，所反應出來的鎳矽化物體積會是一樣的[32]，藉由本實驗可以得知當通道的 寬度越寬，他的擴散速率越慢，並且擴散長度較短；反之當通道的寬度越窄，擴 散速率越快，擴散長度越長，這是因為擴散長度L 正比於 1/tsi2[32]，其中 tsi是奈 米線的寬度。在相同的 RTA 溫度和時間下，鎳矽化物擴散的體積會是相同的，
所以會因為通道寬度的不同，導致擴散速率的不同[30, 32]。
接下來分析鎳矽化物的成分，圖3-4 為鎳矽化物奈米線 SEM 圖，並且進行 EDX 元素分析的結果，在左端部分只有元素矽的成分被檢測出來，而右端主要 組成成分為元素鎳以及矽，鎳與矽組成成分接近於 48.32%與 51.68%如表 3-2，
鎳原子與矽原子所佔的比例接近一比一。
圖 3-4、(a)為 SEM 下的矽奈米線，分別在 Spectrum1 和 Spectrum2 這兩個點做 EDX 成分分析；(b)及(c)分別為 Spectrum1 及 Spectrum2 在矽奈米線及鎳矽化物
奈米線進行EDX 元素分析的結果。
表3-2、元素成分比例表。
Ni cilicide Composition (%)
Ni Si
48.32 51.68
圖3-5 為鎳矽化物奈米線沿著[110]軸方向所拍攝的晶格繞射圖，可以清楚得 知本實驗所製作出的鎳矽化物為單晶結構。
圖3-5、鎳矽化物晶格繞攝圖。
結合EDX 成分分析出在鎳矽化物的部分，鎳原子與矽原子的比例接近於一 station底座所給之背電極電壓，另外兩點探針則分別為VD及接地。變溫條件為 305K～330K。利用變溫量測之結果即可計算出當時奈米線蕭特基二極體之蕭特 基位障高度。
如 半 導 體- 金 屬 接 面 之 電 流 傳 輸 機 制 來 自 於 熱 游 離 輻 射 （ Thermionic emission），則其電流-電壓之特性將會遵循下列方程式[27, 28, 29]︰
-2 -1 0 1 2
(3.3)
其中，J為流經金屬半導體接面之電流密度，Js為逆向飽和電流密度，單位皆 為安培/平方公尺；A*為李察生常數(Richardson constant)，單位是A/K2-cm2；q為 單一電子所帶的電量大小，即為1.6×10-19庫倫；ψBn為金屬半導體接面的蕭特基能 位障高，單位為伏特；V為加至金屬半導體接面兩端的電壓，單位為伏特；n為 理想因子，不具單位；k為波茲曼常數，即為1.38×10-23焦耳/絕對溫度；T為量測 時之溫度，單位為絕對溫度。在qV>>nkT之條件下，（3.3）式近似為：
圖3-7、利用電流-溫度法所得到的線性圖形。
圖3-8、利用電流-溫度法所得到的線性圖形。
所得到之斜率即為：
(3.8) 將參數代入後即可得到理想因子n。
在使用電流溫度法後[27, 28, 29]，藉由變溫量測以及電流電壓的式子，可以 算出本實驗的理想因子n 為 1.51，而算出來蕭特基的位能障高為 0.653eV。
可以得知使用矽化鎳有下列這幾個優點：矽化鎳適合於低溫製程，且擁有相 當寬的製程溫度範圍；鎳金屬在形成矽化鎳的過程中矽的消耗量較矽化鈦和矽化 鈷小，可由表1-1得知，1 nm的鎳原子只需要與1.83 nm的矽原子便可生成2.54 nm 的矽化鎳[31]；鎳金屬在矽化過程中傾向於金屬移動到矽基座或複晶矽薄膜與矽 反應，因此它幾乎沒有橋接短路現象；與矽化鈦比較，矽化鎳在摻雜方面也有較 佳的穩定性；蕭特基的位能障較高，能改善漏電流的現象。
nk
slope qV
3-3 矽奈米線氧化作用測試
因為氧化反應的時間越久，矽奈米線被氧化的速率會越慢，這是因為二氧化 矽的厚度越來越厚，矽原子與氧原子無法順利的產生反應，但由於此元件本身的 矽奈米線寬度已經是79.33 nm，所以要特別注意反應的溫度以及時間，避免矽奈 米線完全反應掉，但又要使奈米線的直徑變得更小，因此選用了反應溫度950℃
來做不同時間的測試。
圖3-9、950℃下不同溫度用 TEM 來觀察矽奈米線的直徑 (a)未經氧化的矽奈米 線；(b)反應 15 分鐘後；(c)反應 30 分鐘後；(d)矽奈米線的寬度與氧化時間的關 係圖。
從圖3-9 (a)的 TEM 圖可以發現，未經氧化作用的矽奈米線寬度大約是 79.33 nm；圖 3-9 (b)為反應溫度 950℃下氧化時間 15 分鐘後，矽奈米線的寬度大約是 48.33 nm；圖 3-9 (c)為反應溫度 950℃下氧化時間 30 分鐘後，矽奈米線的直徑大
約是23.68 nm；圖 3-9 (d)為反應溫度 950℃下，矽奈米線與氧化時間的關係圖。
本實驗希望藉由降低矽奈米線的寬度來降低之後元件的體積，在此所使用乾式熱 氧化爐管的參數為 950℃氧化 30 分鐘來做接下來的元件，目前可做到最細的矽 奈米線直徑為20~23 nm 左右。
3-4 蕭特基接面與歐姆接面的元件電性
奈米線蕭特基接面與歐姆接面電晶體元件製作完成後，利用光學顯微鏡拍 攝元件之俯視圖，如圖3-10以及圖3-11所示。其中歐姆接面的奈米線之左右兩端 為參雜濃度1020 cm-3之矽；蕭特基接面的奈米線則是兩端皆為鎳矽化物，兩邊對 稱之黃色部分為金之電極。奈米線長為10 μm、寬為22.68 nm，矽與鎳矽奈米線 之厚度為20.69 nm，電極金之厚度為100 nm。
圖3-10、光學顯微鏡拍攝元件之俯視圖。
圖3-11、光學顯微鏡拍攝元件奈米線之俯視圖。
3-4-1 懸浮矽奈米線造成遲滯現象
圖3-12、使用 SEM 拍攝元件圖。
圖3-13、使用 SEM 拍攝懸浮的矽奈米線圖。
由於此次所製作的是懸浮的矽奈米線如圖3-12以及圖3-13，目的為使鍵結帶 電分子的表面積增大，但實際量測後會發現有嚴重的遲滯現象產生，這是因為 大氣中的水分子會附著在元件上，使得載子可能會掉入通道裡的表面缺陷(trap) 中，無法順利的導通，在電流傳輸的時候造成臨界電壓的位移(shift)。改善的方 式就是使元件在真空下量測，本實驗在抽一小時的真空後，成功的移除掉元件 上水分子，可以發現遲滯現象有效的改善了，其中N型的歐姆接面電流電壓特性 如圖3-14，其中黑色的線是在大氣下正掃與反掃的電流電壓特性圖，紅色的線則 是在抽真空下一小時之後所量出來的正掃反掃電流電壓特性圖；N型的蕭特基接 面電流電壓特性如圖3-15；P型的歐姆接面電流電壓特性如圖3-16；P型的蕭特基 接面電流電壓特性如圖3-17。
圖3-14、N 型的歐姆接面電流電壓特性圖。
In ambient air In vacuum
In ambient air In vacuum
壓的位移現象有3~5 V 左右，在抽完一小時的真空後量測發現，臨界電壓位移的
In ambient air In vacuum
In ambient air In vacuum
少許多。由圖3-17可以看到P型的蕭特基接面電流電壓特性圖，原本臨界電壓的 位移現象有1~7 V左右，在抽完一小時的真空後量測發現，臨界電壓位移的現象 明顯的減少許多。
經由比較N型與P型的元件電流圖能夠發現，由於水分子帶有些微的負電，
因此對於P型的元件影響較深，因為P型的載子為電洞，若通道上有帶負電的分 子，那會產生較多的電洞，因此載子被trap後所表現出來的現象會比較嚴重，因 此臨界電壓的位移也因此較大；若是N型的元件，因為水分子帶著些微的負電，
對於載子也就是電子的影響較少，因此臨界電壓的位移較P型的元件還要小。進 而比較歐姆接面與蕭特基接面的元件可以發現，不論是N型或是P型蕭特基接面 的元件臨界電壓位移的現象皆比歐姆接面還要大，尤其是逆向偏壓的部分，這 是因為閘極效應的影響[7]。因此可以證明懸浮的矽奈米線蕭特基元件對於表面 電壓，也就是上閘極電壓的變化感測相當敏感。
3-4-2 閘極效應對元件電性的影響
當元件奈米線蕭特基接面與歐姆接面電晶體完成後，首先測試元件之電流-電壓特性，並加上不同之背電極VG閘極電壓，比較當加上不同之閘極電壓時，
元件受到閘極電壓影響之變化量。當VG大於VTH時，若繼續增加VG的話，電流 就會越大，量測結果如下圖：
圖3-18、N 型奈米線歐姆接面元件之電流電壓特性圖。
圖3-20、N 型奈米線蕭特基接面元件之電流電壓特性圖。
圖3-20、N 型奈米線蕭特基接面元件之電流電壓特性圖。