元件設計流程簡介

表2.6 各層材料之其他參數

εr K (W/mK) E (Gpa) αT ( µ strain/K)

P-type Si 11.7 156 C11 = -80.5 C12 = -115 C44 = -52.8 2.33 N-type Si 11.7 156 C11 = -97.1 C12 = -54.8 C44 = -172 2.33

SiO2 3.9 1.4 72-75 0.4-0.55 Si3 N4 7.0 3.2 260 1.1-3.8

圖2.8 利用 IntelliSuite 建立 3D 模型示意圖 2.3.2 模擬(Simulation)

微機電系統之模擬分為元件模擬與系統模擬。元件定義為微感測元件與微結 構等。系統則定義為不同微元件，與驅動電路之組合。元件模擬主要是針對應力 分佈、位移變化、溫度分佈、繞射效率、共振頻率、品質因數等作分析。以確認 其反應行為符合設計規格，若與設計規格不符，則需修正設計至符合規格為止。

由於元件的種類涵跨各個領域，因此目前並無單一軟體可分析所有問題，在此設 計者可將問題先做部分區隔。若是屬於機械結構方面，例如應力分佈、溫度分佈、

位移變化、流場分析、共振頻率等，皆可由ANSYS處理。高頻元件，如S參數，

可利用HFSS處理。目前也有一些整合型的軟體，如IntelliSuite、MEMS Pro、MEMS Xplorer或CoventorWare，可處理上述及耦合場間的問題，其優點為可透過許多方 式迅速建立3D幾何模型，但分析能力與範圍有限。設計時可利用整合型軟體建 立模型，然後視情況，決定是否將模型轉成專業分析軟體，可讀取的檔案格式。

所謂視情況是指軟體本身無法處理或計算時間過長。

系統模擬主要針對不同元件，與電路組合做整體分析。目前主要的模擬方法 有兩種，方法一為，將之前所做的元件模擬轉換成等效電路，以SPICE 或 HDLs 做系統模擬，如運用ANSYS、MEMS Pro、MEMS Xplorer 或 CoventorWare 等 軟體，皆可將元件轉換成等效電路。方法二為，自行建立模型，將元件之統御方 程式(Governing Equations)，輸入至模擬軟體中做系統模擬，此類軟體，如 Saber，

已具有電路分析的能力，因此無需再建立電路模型。

2.3.3 佈局(Layout)

當模擬結果達到設計規格後，此時便可確定元件，利用佈局軟體，如 Virtuoso、Laker、L-Edit等軟體，繪製元件之平面幾何形狀。或是利用整合軟體 內建搭配模型轉換成光罩功能，將之轉換成光罩佈局，然後做細部修改。整個佈 局流程包括佈局、設計規範確認(Design Rule Check, DRC)、3D模型驗證，如圖 2.8所示。在進行佈局前，須先決定下線製程，準備相關之製程資料，以及設定 環境參數，而後才可進行佈局。

圖2.9 利用 Virtuoso 佈局

設計規則檢查是根據晶圓製造商，所提供之製程資料進行驗證，防止元件因 製程變化等因素，而造成其功能上的失效。目前CIC之所有製程，尚無提供微機 電系統，相關的設計規則檢查，因此在進行設計規則檢查時，難免會有違反設計

規則的情況產生，此時需與CIC負責工程師討論，提出書面說明確認不影響設計 即可。而tMt SMart與國外MUMPs等微機電共用製程，則已可提供微機電系統元 件相關之DRC檔案。

3D模型驗證則是為確認，佈局後所產生之3D模型，符合設計之構想。由於 目前佈局屬於平面佈局，相當於3D模型中之俯視圖，設計上若元件結構簡單，

則可自行檢查；而若元件結構複雜，則需藉由軟體輔助。上述之佈局軟體L-Edit、

MEMS Pro、MEMS Xplorer，皆有提供剖面圖功能，唯需另建剖面檔。而在佈局 階段欲瀏覽完整3D模型，則需利用MEMS Pro、MEMS Xplorer，並另建其3D模 型建構檔，或是利用CoventorWare、InetlliSuite，將佈局結合製程資料，轉換成 3D模型。

2.3.4 製作(Fabrication)

佈局完成並驗證無誤後，即可送件予下線單位進行製作，本研究中元件設計 與模擬完成後之下線，是使用CIC CMOS MEMS 共用製程製作，在此不再贅述。

由於日後元件製作完成後，需進行後製程，且需利用探針平台等做電性量 測，因此晶片製作完成後，皆不會進行封裝、為求設計流程之完整性，於下一節 尚有補述。又國科會在北、中、南成立三個區域性的微機電中心，目前已開始營 運且對外開放，可就近至微機電中心，進行所需之後製程。

2.3.5 封裝(Packaging)

目 前 微 機 電 元 件 常 見 的 封 裝 有 CSP(Chip Scale Package) 與 GSG(Glass-Silicon-Glass)，如圖2.9所示。CSP是用一片矽晶片，將微機電系統元 件密封，僅留Pad做為打線用，如圖2.10 2.11所示。而GSG則是將兩片玻璃，利 用陽極接合之技術，將微機電系統元件密封。

圖2.10 CSP封裝示意圖

圖2.11 GSG 封裝示意圖 2.3.6 測試(Testing)

後製程完成後，便可進行晶片測試。常見之測試平台，有探針座、探針平台 (Probe Station)、電源供應器、頻譜分析儀、示波器、干涉儀、網路分析儀、光譜 儀、表面輪廓儀、光強度計等。如有外加儀器，則與測試參數之輸入輸出有關[20]。