製程及設計規範

2.1.1 製程介紹

現有微機電元件在製造上大部分是使用現有MEMS 技術製造，且現今國科 會在北中南分別設有微機電中心，提供微機電的相關製程儀器。一般而言，微機 電製造技術大致可以分為下列四種，簡介如下:

1. 體型微加工(Bulk Micro Machining)

利用矽晶之晶格方向，對化學藥品的蝕刻選擇性，予以成形，如對基材進行 等向及非等向乾/濕蝕刻。一般基材主要是單晶矽及 Pryex 玻璃、PMMA 或是其 他高分子材料等。由於單晶矽之機械特性非常穩定，且強度頗佳，所以導航用之 感測器等，常採用單晶矽(或石英)為元件之重要結構。此外，需要高深寬比結構 之應用，也常採用體型微加工。

2. 面型微加工(Surface Micro Machining)

利用傳統半導體製程之薄膜成長與蝕刻，來建構所需要之結構，例如Cronos 所發展之MUMPs 製程，SNL 所發展之 SUMMIT V 製程，與國內中區微機電中 心所發展之MPMC 製程、及 tMt 所發展之 SMart 製程皆屬此類。薄膜材質主要 是多晶矽(Poly-Si)、氧化矽(Silicon Dioxide)或磷矽玻璃(PSG)、氮化矽(Silicon Nitride)及各種金屬薄膜等。其主要優點是結構設計較具彈性，製程設備與傳統 積體電路製程較接近；缺點則是殘留應力(residue stress)，會造成結構翹曲 (Bending)以及黏滯現象(Sticking)等先天性問題。

3. LIGA、微放電加工(Micro-EDM)、準分子雷射等方式

LIGA(Lithographie GaVanoformung Abformung)是利用 X 光進行厚膜光阻曝

再利用子模製作成最終金屬或陶瓷元件，如德國IMM 公司[17]便是使用LIGA 製程，來發展微元件的著名廠商之一。LIGA 之優點是可以得到 1mm 以上高深 寬比(High Aspect Ratio)的結構，缺點是必須利用同步輻射光源進行曝光，儀器 設備建構非常不容易。所以應用並不普遍，且在厚度1mm 以下有逐漸被 UV-LIGA 取代之趨勢。

微放電加工(Micro Electrostatic Discharge Machining , Micro-EDM)是利用放 電及化學蝕刻進行基材加工；而準分子雷射(Excimer Laser)則是利用雷射之局部 高能量密度光束，將不要基材以高溫加熱方式移除。且若配合精密定位控制系統 的話，便能製作精密之三維結構；缺點是兩者均為序列製程(Serial Process)，生 產速度非常慢，難以符合大量生產之要求。

4. 積體電路相容製造技術(CMOS-MEMS)

前述數種製程方式在微機電元件的發展上，均扮演著舉足輕重的角色，然目 前科技發展趨勢著重微小化和積體化，因而考慮到前幾種製程均較難將微機電元 件，與積體電路同時整合在單一晶片上，其須採用打線(Wire Bonding)、或覆晶 (Flip Chip)、MCM(Multi-Chip Module)等方式，將兩者封裝在一起。雖目前商品 化之微機電元件均採用此方法，由於低雜訊、高性能之元件需要降低雜訊、降低 外連線接點數，需將微機電元件與積體電路，儘可能地整合在同一晶片。所謂 CMOS MEMS(CMOS-Compatiable MEMS)，實為將標準 CMOS 積體電路，與微 機電系統兩者，充分整合之發展技術。此種方式一般通稱為Monolithic Integration 之方式[17]。

CMOS-MEMS 技術製作微機電系統，往往極度受限於以下三種因素:

一、標準化的製程程序和固定的薄膜厚度。

二、標準化的設計規範(Design Rule)，和電路元件模型(Device Model)。

三、結構和力學上的考量。

而使用 CMOS 製程來製作加速儀，有優點也有缺點，以下就分別對其優缺 點作說明 [1] :

優點：

1. CMOS 製程在半導體工業上早已發展成熟，可直接發包給國內各晶圓廠 下線製作。

2. 可大量製作、製作時間短、單價便宜、良率高、可靠度高等。

3. 可與信號處理、濾波、運算、放大等電路製作在同一片晶片上，大幅節 省時間與空間。

4. 增加設計的靈活度。

缺點：

1. 製程參數固定，包括擴散的濃度、離子植入的能量、沉積的材料與順序、

沉積的厚度、蝕刻的時間與方式等，皆須配合固定的製程參數，不可更 改。

2. CMOS 製程為了保障電路製作結果的可靠度，制定了一套設計規範，設 計者須遵循設計規範來設計。如導線（POLY1、POLY2、METAL1、

METAL2）之寬度（WIDTH）與間距（SPACING）、接觸窗（CONTACT、

VIA）的尺寸大小、各層間的重疊面積（OVERLAP）等，在設計電路時 須遵循這些規範。

3. 由於 CMOS 製程是針對製作電路使用的，所以並沒有犧牲層的考量，故 若要設計懸空型態的架構，便須在晶片製作完成後，再自行運用後製程，

將犧牲層蝕刻去除。如此將增加設計與製作的困難度。