Ng and Chan [6] 於 2005 年提出適用於腦電波/心電圖(EEG/ECG)訊號量測 且具有數位可程式化功能之類比前端電路架構，整體系統架構如 Fig.2-8 所示。
利用如Fig.2-9 所示的非反向微分差動放大器( Differential Difference Amplifier，
DDA) 的架構去建構高性能之全幅式儀表放大器(Rail-to-Rail Instrumentation Amplifier) ， 達 成 整 體 低 功 耗 之 類 比 前 端 電 路 (Analog Front-End Integrated Circuit，AFE IC)。
Fig.2-8、AFEIC 系統架構[6]
Fig.2-9、非反向微分差動放大器(Non-inverting DDA)[6]
微分差動放大器(Differential Difference Amplifier，DDA)的運作原理，與一 般正向放大器原理相同，其電壓增益如式(2-8)所示，唯一的差別是後級的運算放 大器的正負端輸入訊號，各為其前級運算放大器的輸出，亦即前級差動輸入訊號 的差值乘上其電壓增益當輸入，利用兩個差動對的輸入相減值，此架構有利於降 低雜訊影響，並配合與正向放大器的原理，構成所謂的微分差動放大器。
2
1
(R 1 Vout Vin
R )
= ⋅ + i (2-8) Fig.2-10 為 系 統 中 以 PMOS 為 輸 入 對 之 截 波 穩 定 式 微 分 差 動 放 大 器 (Chopper-Stabilized Differential Difference Amplifier，CHSDDA)的詳細架構圖，且 在電路架構中加入截波穩定技巧，用以降低1/f 雜訊與 DC offset 對電路的影響。
Fig.2-10、以 PMOS 輸入差動對之截波穩定微分差動放大器電路架構[6]
而整體高效能的全幅式儀表放大器(Rail-to-Rail Instrumentation Amplifier)，
其架構如 Fig.2-11 所示，主要是由兩個微分差動放大器(Different Difference Amplifier，DDA)所構成，分別以 NMOS 與 PMOS 為其輸入對，主要是確保在任 何狀況下輸入共模電壓下，電路都能正常操作。此外再加入DC blocking 電路確 保無論共模電壓不會因為偏壓電壓、雜訊影響而導致電路不正常運作，並用以判 別訊號走PMOS 或者 NMOS 截波穩定式微分差動放大器的輸入對路徑。另外在 外部電路加入RC 帶通被動濾波器，將系統頻寬設定至腦電波/心電圖(EEG/ECG) 訊號頻寬，去除生理訊號頻帶以外的雜訊。
Fig.2-11、全幅式儀表放大器架構，具有帶通濾波與 DC blocking 功能[6]
Fig.2-12 為整體系統運用截波穩定電路(Chopped-Stabilized Circuit)架構下之 運作示意圖。而截波穩定電路的運作主要是利用外部兩個非反向時脈去切換開 關，利用其在頻域上作用，將訊號經過兩次截波穩定，將所欲觀察之低頻訊號經 由第一次調變先移至高頻區段，再經由解調移回低頻區段；而電路本身等效的低 頻雜訊與直流偏差電壓只經過一次截波穩定，等效的雜訊、偏差電壓將被移至高 頻區段，此時即可將我們所要的低頻訊號與低頻雜訊、直流偏差電壓給分離開，
降低其對原本所欲觀測低頻訊號的干擾。
Fig.2-12、系統截波穩定運作示意圖[6]
因為截波穩定電路，主要是利用時脈去控制開關切換，對於原本訊號會帶入 高頻雜訊，所以為了降低其影響，必須在系統後端加入低通濾波器，用以濾除開 關切換所造成的雜訊影響，讓所要的低頻訊號恢復平坦，而濾波的頻寬設定在一 半的截波穩定切換頻率。在此所用的低通架構為Fig.2-13 所示之二階低通主動濾 波器。
Fig.2-13、二階低通主動濾波器[6]
Fig.2-14 則為系統中可程式化増益放大器(Programmable Gain Amplifier，PGA) 詳細架構，利用數位介面去選擇電路增益，其中為了避免前端儀表放大器與濾波 器對此級電路輸入阻抗的影響，所以接成非反向放大器架構，也加入了截波穩定 架構，用以避免輸入偏差電壓對系統之影響。
Fig.2-14、運用截波穩定技巧之 PGA 電路架構[6]
系統最後的增益輸出級則如Fig.2-15 所示，主要是實現低電壓、AB 類輸出 級(Class-AB Output Stage) 架 構 ， 用 以 驅 動 後 端 類 比 數 位 訊 號 轉 換 器 (Analog-to-Digital Converter，ADC)，此外亦是利用數位介面控制選擇所需之增 益，加入截波穩定電路架構排除雜訊以及直流偏壓電壓對系統的影響。
Fig.2-15、輸出增益(Output Scaling)放大器架構[6]