1-1 薄膜電晶體簡介與應用
隨著科技的蓬勃發展，日常生活中許多物品已與電子產業密不可 分，而身處在資訊爆炸的時代裡，人們的生活步調不斷的在講求效 率，所依賴的科技產品也不停的更新其速度性與便利性。舉例來說，
在過去的顯示器多為陰極射線管(CRT, Cathode Ray Tube)螢幕，但由 於陰極射線管為工作模式的顯示器具有重量重、體積大、輻射量高、
耗電量大、畫質較差等因素，但隨著薄膜電晶體(TFT, Thin Film Transistor)的研究及量產，使得以薄膜電晶體作為開關元件的液晶顯 示器(LCD, Liquid Crystal Display)的顯示技術取代了陰極射線螢幕而 成為主流產品。液晶顯示器具有體積小、重量輕、省電、無輻射等優 點，舉凡常見的桌上型顯示器、筆記型電腦、手機、數位相機等，如 圖1.1 所示，都能看到液晶顯示器的蹤影。在此發展過程裡，液晶平 面顯示器具有能與半導體製程技術相容等優點，且順應這股網際網路 數位資訊化市場的興起，使其在短短三十年間，產品之應用更呈飛躍 性的成長。
2
圖1.1 液晶顯示器技術之應用
非晶矽薄膜電晶體(Amorphous-silicon Thin Film Transistor)
目前薄膜電晶體大多製造於非晶矽(amorphous-Si)或是複晶 矽(poly-Si)材料上，上述兩模式同樣都是在各畫素下設置 TFT 元件作
畫素切換，灰階控制通常採用電壓調變方式，其物性及特性如表 1.1 所示。非晶矽薄膜電晶體材質採用含有大量氫的非晶矽(a-Si：H)，隨 著液晶顯示器面積的增大和像素的提高，薄膜電晶體必須具備高移動 率的載子，而驅使液晶顯示器必須減短期充放電時間。但非晶矽薄膜 電晶體在高效能電路的應用上受限於本身的不理想性能，如它的載子 遷移率非常低，因而限制了驅動能力也使它無法整合高速的周邊驅動
電路與控制電路，因此非晶矽薄膜電晶體通常只用在畫素開關元件 上，無法製作周邊的驅動電路與控制電路，且非晶矽薄膜電晶體為了 提高驅動電流，必須要有更大的元件尺寸，這會造成畫素的開口率 (Aperture Ratio)無法提高，所以亮度和解析度也無法提升，但是非晶
矽薄膜電晶的製程費用低廉簡單，使他仍為主動式陣列的顯示器 (AMLCDs ， Active-Matrix Liquid Crystal Display) 應 用 上 的 主 流 [1-1]-[1-2] ，其它在可靠度上也較複晶矽薄膜電晶體顯示器為差。隨
著製程技術演進，使得複晶矽薄膜電晶體成為取代非晶矽薄膜電晶體 一項重要的技術。
複晶矽薄膜電晶體(Polysilicon Thin Film Transistor)
複晶矽薄膜電晶體它的載子遷移率非常高，可以解決非晶矽載子 遷移率過低的問題，以提升驅動能力，並為高速的周邊驅動電路與控 制電路提供了解決的方案。複晶矽薄膜電晶體的優點為具有較高的載 子遷移率、自我對準(Self-alignment)、優良的操作穩定性及較長的生 命週期(lifetime)、及低寄生電容及與金氧半場效電晶體(MOSFET, Metal-Oxide-Semiconductor Field-Effect Transistor)製成相似的優點，且
具有將驅動電路整合於基板上的能力，開創高亮度、減少面板製造上 的成本和增加可靠度[1-3]。複晶矽薄膜電晶體除了應用在主動式陣列 的顯示器(Active-matrix liquid crystal display, AMLCDs)之外，也有應
4
用在一些記憶體元件，如靜態隨機存取記憶(SRAMs，Synchronous Dynamic Random Access Memory) 、 可 清 除 程 式 化 唯 讀 記 憶 體 (EPROM，Erasable Programmable Read-Only Memory)、電子式可 清
除 程 式 化 唯 讀 記 憶 體 (EEPROMs ， Electrically Erasable Programmable Read-Only Memory)等[1-4]-[1-5]。一般來說，複晶矽薄 膜製作的方式有直接沉積複晶矽薄膜及沉積非晶矽再回火的兩種方 (PECVD ， Plasma-Enhanced Chemical Vapor Deposition) 或 濺 鍍 (Sputtering)的方法沉積非晶矽薄膜，再利用熱處理的方式使其轉變成
膜電晶體相較於非晶矽薄膜電晶體一直被認為是大有可為的材料，因
TFT slill A-Si Low temperature Poly-Si
High temperature
Poly-Si Single crystal
Substrate Glass Glass Quartz Silicon wafer Mobility
(cm2/V-sec) 0.1 ~ 1 50 ~ 500 100 ~ 150 600 ~ 700 Leakage current Low Large Large Low
Sensitivity High Low Low Low
Operating frequency
(Hz) 100K 10M > 10M 1G
Device design (μm) 10 ~ 100 1 ~ 10 ~ 10 < 1 Temperature (℃) < 300 < 600 < 900 < 1100
表1.1 薄膜電晶體技術分類比較表
6
複晶矽薄膜電晶體關鍵製造技術
複晶矽薄膜電晶體中，晶粒與晶粒邊界的缺陷是一個很嚴重的問 題，這些晶粒邊界的缺陷會捕捉電荷並影響電晶體的電性表現如載子 遷移率、元件漏電流、臨界電壓及元件操作時高電場與缺陷交互作用 的不理想效應都會造成元件特性的衰減。因此在複晶矽薄膜電晶體的 製作上主要致力於改善複晶矽的品質，以提高晶粒的大小與減少晶粒 邊界缺陷。目前常見的低溫再結晶的製程方法有三種，分別為固相再 結晶(SPC, Solid Phase Crystallization)、沉積金屬與矽反應進行結晶 (MIC, Metal-Induced Crystallization) 、 與 準 分 子 雷 射 退 火 (ELA, Excimer Laser Annealing)等等，其優缺點如表 1.2 所示。
表1.2 各種複晶矽製作手法比較
固相再結晶(SPC, Solid Phase Crystallization)
所謂的固相結晶是利用加熱的方式使矽原子得到足夠的能量而 重新排列。固相再結晶為在溫度 600℃、時間 24 小時下藉由回火的 方式讓矽原子有規律的重新排列，有許多成核的地點在非晶矽薄膜上 各自成長，此現象侷限了晶粒的大小，所以雖然此方法結晶出的複晶 矽擁有較均勻且較平滑的表面，但缺點為經過爐管的時間太長使其量 產能力不佳以及較低的結晶溫度使其晶粒的顆粒較小。
金屬與矽反應進行結晶(MIC, Metal-InducedCrystallization)
此方法為非晶矽轉複晶矽時，添加少量的不純金屬能大大的減少
熱預算，而金屬誘發結晶是選用與矽產生共晶反應的金屬，例如：
Al、Au 等，且金屬溶解在矽中會減弱矽鍵，同時可加強非晶矽的結
晶，所以可在低溫下產生結晶。另一種方式是利用金屬與矽反應成矽 化物，例如：Ni、Pd 等，在矽化物移動的過程中，金屬原子的自由 電子與Si-Si 共價鍵發生反應，並降低非晶矽結晶所需的能障，使得
結晶溫度降低。但隨著晶粒成長所夾帶的金屬矽化物累積在晶粒邊界 存在通道內部將嚴重的影響到元件漏電流的表現。
準分子雷射退火(ELA, Excimer Laser Annealing)
相對的利用雷射重新熔融非晶矽伴隨一千多度的高溫下重新結
8 路同時製作於同一個面板上，達到系統在面板(SOP，System On Panel) 的目標[1-9]，且由於少了黏貼晶片的製程步驟，其可靠度面板體積與
效應會直接影響整個元件，而使得元件效能降低，也限制著複晶矽薄 膜電晶體(poly-Si TFT)在一些主動式顯示器、SOP 以及 3-D 積體電路
的應用。而在非理想效應方面，如圖 1.2 所示，漏電流效應(leakage current effect)、熱載子效應(hot carrier effect)以及扭結效應(kink effect) 都與汲極端的接面高電場有很大的關係，故降低汲極端的電場成為非 常重要的工程。也就是傳統型的 poly-Si TFT 結構上需要做一些變化 與突破，以改善汲極端的高電場。
圖 1.2 三種不理想效應
以下將說明複晶矽薄膜電晶體的不理想效應形成原因以及改善 方法:
10 field-enhanced emission 使得載子直接穿過位能障壁而形成漏電流。
在此提出兩個限制漏電流的方法：
1、減少顆粒邊界(Grain Boundary)，藉由氫化的方法可以有效的修補 顆粒邊界或晶粒裡大量的懸擺鍵(Dangling Bond)。
2、降低汲極端的電場而使得逆偏情況減低。
然而第一個方法仍存在問題，就是經氫化處裡過後的矽-氫鍵會 較一般單晶的矽-氫鍵要來的脆弱，當熱載子產生時，這些弱鍵結很 容易被撞斷而產生缺陷，使得元件的特性變得不穩定，雖然有數種方 法可改善其問題，但是效果不盡理想，因此仍是搭配降低汲極端電場 的方法為優先考慮。
1.3 漏電流效應的示意圖
12
1-2.2 熱載子效應(Hot Carrier Effect)
當通道電場超過臨界電場而達到速度飽和的時候，電子電洞對會
因為衝擊解離而產生，這些被產生的電子具有遠大於熱平衡值的能 量，並且被稱為是熱電子(hot electron) 。由於一個正的閘極電壓所感 應的電場，導致空間電荷區域中所產生的熱電子會被吸引進入氧化物 之中，如圖1.4 所示
圖1.4 熱載子產生、電流分量、注入氧化物中的電子
如果熱電子具有 1.5eV 的能量就有可能穿隧進入氧化物中，並產
生一個閘極電流。一般來說有好幾種機制會導致這種閘極電流，常見 的探討機制有下列兩種: 通道熱電子注入(CHE, Channel Hot Electron injection) 以 及 汲 極 雪 崩 熱 載 子 注 入 (DAHC, Drain Avalanche Hot Carrier injection)如圖 1.5 所示。
(a) (b)
圖1.5 薄膜電晶體常見的熱載子效應: (a) CHE，(b) DAHC
通道熱電子注(CHE, Channel Hot Electron injection)
要發生此狀況閘極電壓須在較高的情況下，也就是當通道導通
時，又當VDS夠大時，通道內電子獲得足夠的能量，就可不必經由碰 撞游離化。此機制須藉由lucky electrons model 來做説明，在通道熱 電子注入(Channel Hot Electron injection)之機制下，載子受到橫向電場
的加速，在靠近汲極的地方經過碰撞和從直接氧化層獲得一個動量而 形成一些通道熱電子(channel hot electron)，其中有一些電子未遭受會 使得能量損失的碰撞稱為”lucky electrons”，藉由它們有利的直接動量
其被放射穿過Si-SiO2 的能障進入氧化層的傳導帶，如圖 1.5(a)所示。
而此現象在閘極電壓等於汲極電壓(VGS = VDS)時最明顯。
汲極雪崩熱載子注入(DAHC，Drain Avalanche Hot Carrier injection) DAHC 是發生於外加電場的閘極電壓 VGS 較小即通道未完全導 通時，汲源極電壓VDS夠大，亦即汲極處的最大橫向電場Em 夠大時，
14
才足以發生碰撞游離化。在靠近汲極的地方，載子在高電場中(通常 為閘極與汲極端的高電場)加速，產生高能量的載子(電子電洞對)如碰 撞游離(impact ionization)與倍增崩潰效應(Avalance Multiplication)。所
產生的熱電子與熱電洞被注入到閘極，如圖1.5(b)所示。在閘極電壓
1-2.3 扭結效應 (kink effect)
低溫複晶矽薄膜電晶體的輸出特性攸關電路的性能與畫素的充 電時間，而當元件操作於高電壓時會有階梯狀不連續、異常增加電流 出現，使數位電路的功率消耗增加、低頻雜訊、暫態特性、切換延遲
等退化，造成類比電路增益(Gain)和共模互斥比(CMRR, Common Mode Rejection Ratio)的下降，這種超越薄膜電晶體本身的負荷量之 現象稱為扭結效應(kink effect)。傳統 MOSFET 是四端點元件，大部
等退化，造成類比電路增益(Gain)和共模互斥比(CMRR, Common Mode Rejection Ratio)的下降，這種超越薄膜電晶體本身的負荷量之 現象稱為扭結效應(kink effect)。傳統 MOSFET 是四端點元件，大部