3-1 前言
此 實 驗 之 進 行 將 ISE TCAD (ISE TCAD, Integrated System Engineering)此套軟體來進行多閘極薄膜電晶體元件製程與元件設計 之全模擬(full simulation)技術。並討論調變元件結構參數對元件電性 的影響，以及與傳統的薄膜電晶體結構做電性的比較，驗證本專題計 畫提出之結構對於傳統TFT 與以往 Multigate 結構，不但能有效降低 其接面電場，改善元件不理想效應，亦能利用半導體物理公式計算出 結果，以證明此專題的可行性。
3-2 Multigate 之電場分析
前文在實驗方法與設計提到，為了探討 Multigate 變化的準則，
我們分成閘極的長短與數目、變化順序，三個步驟來討論。
首先，我們為了觀察 First Gate 對整個結構的影響，製作出 Gate
數目為2 個的 Multigate TFT 結構，並改變 L1和 L2的長度，但 L1 + L2
=12μm 固定不變，定義 Cut line，掃描接近通道表面的電性，如圖 3.1 所示，其掃描水平電場值，如圖3.2 所示。
圖3.1 Multigate 之 Double Gate 結構
4.00E+05 4.50E+05 5.00E+05 5.50E+05 6.00E+05 6.50E+05 7.00E+05
1 1.1 1.2
X(μm)
Electric Field(V/cm)
L= 12μm
L1= 10μm , L2= 2μm L1= 6μm , L2= 6μm L1= 2μm , L2= 10μm
3.2 Double Gate 水平電場圖 At VGS=0V, VDS=9V
26
接下來，我們製作三閘的結構，其長度為(2,2,8)μm 進型排列組 合，如圖 3.4 所示，並觀察三閘結構在對稱與非對稱時，接面電場的 表現，並掃描其水平電場值，如圖3.5 所示。
圖3.4 Multigate 之 Triple Gate 結構
28 線有明顯的差異，而這也再次的證明，Multigate 結構設計的關鍵就在 於First Gate 的長短，並且計算出偏壓對於空乏區大小有關，至於 First
圖3.6 Multiple Gate 結構圖
4.00E+05 4.50E+05 5.00E+05 5.50E+05
1.00E+00 1.10E+00 1.20E+00
X(μm)
Electric Field(V/cm)
(2,2,2,2,2,2)μm (2,2,2,2,4)μm (2,2,2,6)μm (2,2,8)μm
圖3.7 Multiple Gate 水平電場圖
從圖 3.7 我們可以發現，各個結構的電場曲線差異性很小，而 過去文獻中所提的結論是閘極數目越多越理想，但其實我們看到，閘 極數目跟汲極接面電場並沒有太大的關連，主因是在於，製作越多閘 極，每一段通道長度就會縮小，而縮小的結果使得電位容易被延升至
At VGS=0V, VDS=9V
30 限值，並模擬其Second Gate Length 的水平電場圖，加以比對，並再 次證明。
VR為外加偏壓
Na為通道的載子濃度 Nd為S/D 端摻雜濃度
而我們在已知條件
ε S
、Vbi、Na、以及 Nd情況下，將VR等於0V 帶入公式，得到XP=0.77μm，以及將 VR等於9V 帶入公式，得到 XP=2.53μm，通道空乏區的情形如圖 3.8 所示。圖3.8 外加偏壓 VDS=9V 時，通道空乏區長度
經過計算後，我們得到 Multigate 在外加 VDS=9V 時，First Gate
的通道空乏區長度為3.3μm，也就是等於說，只要閘極製作長度超過 3.3μm 時，電位就無法被延升至下一個摻雜區域進行分壓，電場將會 有大幅度的提升，以上是我們預期的結果。
32
接下來我們製作 First Gate 長度從 1μm ~3.5μm 的結構，並取得汲 極接面電場值，相互比對是否吻合計算結果，如圖3.9 所示。
圖3.9 First Gate Length 對 Drain 接面電場值
從折線圖 3.9 我們可以清楚的看到轉折點發生在 X=3.3μm 左右的 地方，不出意料之外，經由物理計算得到First Gate 通道空乏區的數 值與模擬實驗的數據，幾乎吻合，但是找到First Gate 的設計方法並 不代表能精確的設計整個 Multigate 結構，因為次結構的用途通常擁 有兩個或兩個以上的閘極，所以接下來我們要推導Second Gate 的通 道是否也可以用同樣的方法證明，往後並可以依此類推。
前文已提過，我們利用半導體物理中 PN Junction 的公式求得在 Second Gate，才有辦法利用延升電壓計算 Second Gate 通道空乏區，
以及觀察水平電場的變化；我們利用前面實驗(2,10)μm 結構的電位
34
圖3.10(b) VDS'=5.95V 時 Second Gate 通道空乏區長度
經過物理計算後，得知 Second Gate Length 超過 2.9μm 左右時，
電場將會進一步的提升，所以我們製作了只變動Second Gate Length 的三閘結構，其詳細條件為L1 + L2 + L3 =12μm、L1固定為2μm、L2
=1μm ~3μm，如圖 3.11 所示，並掃描其水平電性，取得電場峰值並 繪製成折線圖分析，如圖3.12 所示。
圖3.11 變動 Second Gate Length 之 Triple Gate 結構
圖 3.12 Second Gate Length 電場峰值折線圖
從圖 3.12 我們可以看到，轉折點發生在 2.9μm 左右的地方，這 與我們用物理所推論出來的位置不謀而合，因此，我們就可以證明出 此結構的原理，並且不管做多少閘極、操做多大的偏壓，往後我們都 可以依此類推，並計算出電場表現最好得結構；所以 Multigate 完整 的設計方法與物裡表現都在此專題中一覽無遺，如此一來此專題的可 行性就可被證明。
36