大幅提高(106 A/cm2)，造成電子遷移(electromigration)效應而趨顯著，金屬原子延 著本身晶界(grain boundary)移動，導致導線截面積縮小。隨著電子遷移的持續增
電 常 數(
ε
)的 材 料 作 為 多 層 金 屬 連 接 線 間 的 絕 緣 層，藉 以 降 低 金 屬 層 之 間 的 寄 生 電 容 大 小；另 一 個 可 行 的 方 法 則 是 選 用 低 電 阻(ρ
)的 金 屬 材 料，而 銅(Cu)正 具 備 此 一 條 件 。圖1-1 元件閘極長度與內接線寬對RC延遲時間的關係[5]。
3
1.2 金屬材料的選擇
自 然 界 中 適 合 做 導 線 材 料 之 金 屬 有 鋁(Al)、銅 (Cu)、銀 (Ag)及 金 (Au) 等 四 種 ， 而 其 各 種 特 性 則 列 於 表1-1[6]。
表
1-1 金屬連接線材料特性比較
[6]。特性 銅 銀 金 鋁 鎢
電阻值 (μΩ-cm) 1.67 1.59 2.35 2.66 5.65 楊式係數 (×10-11)dyn/cm2 12.98 8.27 7.85 7.06 41.1 熱導係數 (Wk-1cm-1) 3.98 4.25 3.15 2.38 1.74 熔點 (°C) 1085 962 1064 660 3387 比熱 (JKg-1K-1) 386 234 132 917 138
抗環境腐蝕 × × ◎
○ ○
與二氧化矽的附著性 × × × × ×
濺鍍法 √ √ √ √ √
蒸鍍法 √ √ √ √ √
化學氣相沈積 √ × × √ √
乾式蝕刻 × × × √ √
濕式蝕刻 √ √ √ √ √
抗電子遷移能力 高 非常低 非常高 低 非常高
時間延遲 (ps/mm) 2.3 2.2 3.2 3.7 7.8
金(Au)金 屬 連 線 曾 在 早 期 的 IC工 業 上 被 使 用，因 為 金 本 身 具 有 較 低 的 電 阻 率 及 良 好 的 抗 腐 蝕 性 與 抗 電 遷 移 性 。 但 其 缺 點 為 低 溫 下(363°C) 易 與 矽 金 屬 形 成 一 復 合 中 心(recombination)， 且 不 易 進 行 乾 蝕 刻 處 理 。 至 於 銀(Ag)金 屬 雖 可 提 供 甚 低 的 電 阻 率 (1.59 μΩ-cm)， 但 在 一 般 的 環 境 下 極 容 易 被 腐 蝕 ， 所 以 被 排 除 於IC工 業 的 連 線 應 用 之 外 。
在過去數十年來，金屬鋁(Al)是積體電路中一直使用的導線材料，但是在0.07
µm 及 以 下 元 件 ， 隨 著 金 屬 線 寬 的 縮 小 所 造 成 的 RC 延 遲 及 電 子 遷 移 (electro-migration)現象將是元件速度及可靠度的最大障礙，為了改善這些現象，
於 是 尋 找 一 個 低 電 阻 係 數(resistivity) 及 高 抗 電 子 遷 移 能 力 (electromigration resistance)且能滿足奈米(nanometer)尺寸(< 100nm)所要求之金屬來取代鋁是相當 重要的。
銅(Cu)是眾所矚目的導線材料。金屬銅本身就具有許多先天上的優勢。例 如 ： (1) 銅 具 有 比 鋁 更 低 的 電 阻 係 數 (ρCu(20 )℃=1.67µΩ-cm ；
ρAl(20 )℃=2.66µΩ-cm)[7]；(2) 在高電流密度(109 A/cm2)下，抗電子遷移能力銅比鋁
高了四個量級數(order)[8]；(3)良好的抗應力導致的空洞性質[8]等等。以上這些優 點，對元件的特性有很大的幫助，例如較快的速度、可以降低Crosstalk (Crosstalk 是由於相位快速的轉換導致金屬線被鄰近的金屬線干擾所產生的擾亂情況，通常 是設計高性能電路所碰到的主要問題)，以及可以適度減少導線的RC延遲。
5
1.3 銅晶種層
1998年9月1日IBM推出第一顆採用銅導線之400MHZ的PowerPCTM 740/750 微處理器，從此半導體技術全面翻新。目前，半導體廠的銅製程大多採用新式的 金屬鑲嵌技術稱為“大馬士革法 (Damascene)”，此種技術是先利用電漿以乾式蝕 刻法先蝕刻介電材料，形成需要的結構，後續成長防止銅擴散的障壁層；然後沈 積一層薄薄的銅晶種層(seed layer)，再利用電鍍法將接觸洞(via)或溝渠(trench)填 滿；最後利用化學機械研磨法 (chemical mechanical polishing, CMP)除去多餘厚 度的銅膜，同時完成銅膜及介電層的平坦化。圖1-2即為此一製程的簡單示意圖。
對電鍍法而言，晶種層的目的除了提供晶圓一層導電層，使得電鍍時電流可 導通成通路外，另一個重要目的是為了先行提供一層銅的成核層，以利後續的電 鍍銅可在其上成核與成長。所以，連續均勻性以及階梯覆蓋率便成為銅晶種層的 最基本要求。
在金屬鑲嵌製程中，常可見到接觸洞與溝渠相接處存在有極尖銳的轉角，以 及深寬比(aspect ratio)超過6的接觸洞。因為深的接觸洞加上不圓滑的洞口，傳統 的濺鍍法會有嚴重的突懸(overhang)現象，而且底部覆蓋厚度也不足，故已不適 用於此一製程方法。為解決連續性不足及階梯覆蓋率(step converge)不佳的問 題 ， 先 後 出 現 一 些 改 良 的 方 法 ， 如 離 子 化 金 屬 電 漿(ionized metal plasma,
IMP)[9,10]、中空陰極磁電管(hollow cathode magnetron)、長間距(long throw)及準直
器(collimation)[10]等物理氣相沈積法。隨著金屬線寬愈來愈小，深寬比愈來愈高，
以物理氣相沈積法來沈積晶種層可能無法保持足夠的側壁及底部覆蓋率。
Burggraar[11]也指出當元件尺寸急遽下降，物理氣相沈積法成長之晶種層便會產 生突懸現象，同時使得之後的電鍍變的複雜而無法控制；且當線寬降到100nm及 以下時，底下之多孔性低介電係數(porous low-k)材料將會在接觸洞或溝渠裡形成 不平且粗糙的表面，而致使晶種層無法繼續藉由物理氣相沈積法來成長。
因應物理氣相沈積所不能解決的問題，未來新世代之銅製程的晶種層將勢必 改以平坦性(conformality)較好且階梯覆蓋率較高的化學氣相沈積法來成長；因 此，發展一套以化學氣相沈積法成長晶種層的方法機制將是未來銅製程的重要課 題。
圖
1-2 大馬士革法 (Damascene)銅製程示意圖。
7