自積體電路(Integrated circuits, IC)發明以來，IC 的內連接導線技術一直
以鋁導線及二氧化矽介電層做為主要使用的材料。但當ULSI 製程進入深次 微米的領域時，元件效能雖然因為閘極(gate)尺寸縮小而提升，但晶片的效
能卻同時被導線連接速度所限制。如圖 1-1[1]所示，導線延遲(interconnect delay) 在 金 氧 半 場 效 電 晶 體 (Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)閘極線寬小於 0.25 微米時會大幅的上揚，並且其上升 的幅度遠大於因閘極線寬縮小所減少的閘極延遲(gate delay)，進而限制了晶
3.9，故如欲降低金屬電阻率或介電層之介電常數，表示導線金屬及介電層 易被乾蝕刻，即使利用活性離子蝕刻(Reactive Ion Etch, RIE)，所產生的鹵 化物在200℃以下為固態並不會氣化，所以如欲使用銅的活性離子蝕刻表 示反應溫度必須大於200℃，如此將會造成光阻的劣化，無法進行銅的圖
案化(pattern)，但是此點可使用鑲嵌式(damascene)製程方法來克服。
由於銅原子極易在氧化層或是矽材料之內擴散的特性，因此避免銅擴 散造成元件性能劣化一直是業界所需要面對的重要課題。故在沉積銅金屬 前必須要先沉積一層擴散阻障層。在銅導線技術中，銅導線下方的基底層 (base layer)是由擴散阻障層(barrier layer)與銅晶種層(seed layer)所組成。關 於薄膜擴散阻障層的演進，在早期的鋁合金時代仍是以鈦(Ti)或氮化鈦 (TiN)做為阻障材料。而在邁入銅製程之後，由於氮化鈦薄膜應用在銅金 屬導線製程中，其阻障效果並不甚理想。因此，工業界所習用之金屬陸續 不斷地被研究及發展應用於薄膜阻障層的可行性，其中又以部分的耐火過 渡金屬(refractory transition metal)及其氮化物最受矚目。
而一般對擴散阻障層金屬的要求可摘要如下[3]：
操作中，擴散阻障層能有效抑制銅原子擴散到矽元件內部，並使 界面處無層間原子或離子的交互反應與相互擴散。
4. 具有高溫之熱穩定性：擴散阻障層不會因後段製程的高溫退火處
理，使內部有結構性的改變，或與接觸之薄膜層材料發生反應，
並且需有抵抗熱疲勞破壞(thermal fatigue)的能力。
5. 良好的階梯覆蓋性：製程上能配合現有之鍍膜技術，並達到良好 較高電阻值的阻障層對元件整體有效電阻(Effective Conductor Resistance) 的影響，擴散阻障層的厚度必須由65 nm 製程的 5.2 nm 逐步縮減到 45 nm 製程時的3.3 nm，如表 1-1[4]所示。
隨著元件引洞及溝槽的深寬比(Aspect Ratio, AR)持續不斷地增加之
際，當元件的尺寸縮小到 45 nm 製程的尺度時，使用物理氣相沉積法 (Physical Vapor Deposition, PVD)沉積薄膜擴散阻障層，將無法有效填入溝 槽內以獲得均勻的薄膜厚度而不再適用。因此目前不論是業界或是學界都
積 極 在 研 究 取 代 的 方 案 ， 其 中 又 以 使 用 原 子 層 沉 積 法(Atomic Layer Deposition, ALD)最受矚目且被看好，相關的研究也早已如火如荼地展開
[5]。
如前所述，目前半導體業界是以雙鑲嵌製程製作銅金屬導線，並以 Ta-N 薄膜作為擴散阻障層，搭配低界電常數材料所完成的多層連接導線 (multilevel interconnect)結構，如圖 1-2 所示。由於即使金屬導線間的線寬 間距降到45 nm 時，TaN 仍具有良好的熱穩定性、優秀的阻障性質，以及 引入新製程後能夠準確的控制其膜厚至數 Å 的誤差範圍，故其仍為主要 的阻障層材料。但隨著元件尺寸的快速縮小，銅與 TaNx的疊層界面處，
因後附著性不佳，後段高溫(約 420℃)製程會導致銅膜產生凝聚結塊 (Agglomeration)的現象，嚴重影響元件的可靠度，因此 Cu-TaNx的附著性 問題便成為當前重要之議題。 Thermal Annealing, RTA (15 % H2))與氫電漿處理(H2-Plasma Treatment)等
表面改質方法，來探討並改善 TaN 與銅之間界面的附著強度，並與 Cu/Ta/TaNx疊層結構做比較，以期可望達到改善金屬銅膜與 TaNx阻障層 間的附著性並減少積體電路製程之複雜度。
圖1-1 時間延遲對元件尺寸之關係圖
表1-1 MPU 內連接導線製程需求之比較
圖1-2 擴散阻障層於 IC 結構之應用及位置
第二章、理論基礎與文獻回顧
銅膜結構，同時將提高導線層材料之電致遷移阻抗能力。阻障層亦可作為
4. 基材與薄膜於阻障層中的質傳(transport rate)需且相互間不易 擴散。
5. 阻障層與基材、薄膜的接觸電阻(contact resistance)要低。
6. 阻障層本身對機械與熱應力有良好的阻抗特性。
7. 阻障層須具備良好之電、熱傳導性。
8. 阻障層之製備技術需能達到均勻之厚度、適當粗糙度，與良 好的階梯覆蓋能力。
2.1.2 擴散阻障層的種類
根據 Nicolet 等人所提出的觀念可將擴散阻障層分為四類[6]：
A.被動型阻障層(Passive Barrier)
被動型擴散阻障層本身即具備良好之化學及熱穩定性，與接觸材料的
固溶度低，不易發生反應，如圖2-2 (a)所示。於材料應用上，如鈦、鉭與 鎢等過渡金屬之氮化物(nitrides)、碳化物(carbides)等，均可當作被動型擴
散阻障層材料，因其本身及具備低電阻率、高熔點，以及高度熱化學穩定 性。
B.犧牲阻障層(Sacrificial Barrier)
與阻障層接觸之材料將穿越阻障層之界面而形成化合物。因此犧牲型 阻障層之阻障特性，在於反應速率與活化能的控制上，使預期之阻障層特 性能達到元件既定時限之要求，其機制如圖2-2 (b)所示。當然若接觸材料 界面層間已完全反應，阻障層則完全失去功效。
C.填充型阻障層(Stuffed Barrier)
有些材料雖然彼此不互溶，但因為會以晶界和結構上的缺陷作為其擴
D.無晶界阻障層(Amorphous or Single Crystal Barrier)
如圖 2-2 (d)所示，以無晶界材料作為擴散阻障層，理論上應可以有效 抑制相鄰材料的擴散或反應的發生。在前人的研究中指出，單晶(Single Crystal)及非晶質(Amorphous)材料可作為擴散阻障層，但就實際而言，單 晶薄膜有其製程上的困難度存在，而非晶質擴散阻障層則為近幾年來研究 的重點，例如 TaSiN、TiSiN 等。一般而言，組成非晶質的元素，若其原 子大小、晶體結構及陰電性差異大時，易於形成非晶質材料，這些非晶質 薄膜常於低溫下沉積形成，若在IC 製程中的反應溫度高於非晶質材料的 再結晶溫度，非晶質材料將轉變為結晶材料，此一結構轉變將大幅減弱阻 障效果。因此，為提高其有效阻障性質，非晶質阻障材料必須擁有較高的 再結晶溫度。另外，在電性特質上，單晶型阻障層具備較低之電阻率，非
晶質薄膜電阻率一般則較高，這將會限制未來更高運算速度的IC 元件設
出鉭和銅的界面有內部混合反應(inter mixing)，形成約 2 至 6 nm 的非晶
質 層(amorphous layer) ， 產 生 某 種 程 度 的 自 我 限 制 反 應 (self-limiting reaction)[7]，使鉭相較於 TiN 能與銅有較好的附著性質。又由於鉭與銅之 間存在異質磊晶的關聯性，使沉積在鉭膜上的銅膜金屬層有較明顯的(111)
織構，增加了電致遷移的阻抗性。因此，鉭及其鉭化物被廣泛地使用為銅 製程之擴散阻障層。
目前以鉭基材料為擴散阻障層的研究上，大多以多晶型(包含微細晶)
或非晶質薄膜結構為發展方向，熱穩定性可以達到600℃~800℃。而其阻 障失效機制，研究已提出的有:A.銅經由阻障層晶界擴散至矽基材，隨後 析出銅-矽化合物；B.鉭系阻障層與矽基材產生界面反應，形成 TaSi2等鉭 -矽化合物。隨著材料及製程技術的持續進步，擴散阻障層的材料發展仍 是相當廣泛。
圖2-1 擴散阻障層於薄膜疊積架構中之示意圖
圖2-2 擴散阻障層之種類示意圖 (a) 被動型阻障層 (b) 犧牲型阻障層 (c) 填充型阻障層 (d) 無晶界阻障層
2.2 原子層沉積
此法為一種化學氣相沉積法(Chemical Vapor Deposition, CVD)，但由 於其反應物為分段進入，每次反應量由表面吸附層控制，故能控制每層厚 度於原子層尺寸。由於此種非連續式的CVD 反應能精確地控制薄膜厚度 及結構，故其為二維奈米材料最具潛力的製程方式。
目前可運用ALD 法成膜的材質可大致分類為金屬氧化物、金屬氮化
物、半導體及金屬等，可應用於光電、半導體、觸媒等其應用範圍甚廣 (Leskelä, Ritala,2002)[10]:
(1) 金 屬 氧 化 物:閘 極 氧 化 層 或 介 電 層 ， 常 見 的 金 屬 氧 化 物 有
圖2-3 原子層沉積法反應機構示意圖
圖2-4 原子層沉積窗口描述表面薄膜成長過程速率與溫度的關係
2.2.2 前驅物分子結構與基材表面性質對於 ALD 製程之影響
現今於 ALD 系統中所普遍使用的前驅物大致上分為三類，氫化物 (hydride)、金屬鹵化物(metal halide)、與金屬烷類(metal alkyl)。一般的 hydride 例如 H2O、H2S、NH3、AsH3，由於其具有良好的熱穩定性與高揮
發性，於製備氧化物硫化物與氮化物時即經常地使用。而至於metal halide 與 metal alkyl，因其於矽基材表面上具有足夠之化學吸附力，故於製備金 屬、半導體與金屬氧化物材料時，此類的前驅物能出現於ALD 成長機制
磁閥門將氣體以不同導管依序引進反應腔體內。由於石英亦處於整個反應 過程，因此石英管內璧會沉積薄膜，此種系統不但耗費過多電力資源且管 璧須時常拆裝清洗，為改善此狀況冷璧式 Thermal-ALD 便被研發出來。
此系統有一金屬外腔體及石英內腔體，電阻器只設置在需要加熱的石英管
2-3 銅膜與阻障層之界面附著性 /stress-migration)有較差的阻抗能力[20-21]。
一般說來銅膜與下方疊層間會發生失潤現象，從熱力學觀點來看，主 要是因為要降低能量達到系統平衡所造成，其界面關係如圖2-5所示[22]。 當銅膜受到熱處理時，我們根據Young-Dupre’ Eq.：
Wadh =γair/bar+ γair/cop - γcop/bar
其中γi為i界面的表面能；Wadh為附著能。
配合圖2-5的界面關係：
-γair/cop*cos (α) =γair/bar - γcop/bar
附著能Wadh可被改寫為： Ru、Co、Ir[24-27]等金屬。因其與銅膜之間的附著能較大，使得
銅膜的附著性較佳。
4. 由於阻障層上方再疊加一層黏著層會使得製程成本上升，基於 此因素，也有人進行新型阻障層的開發，以期能同時兼顧阻擋 銅原子擴散與增進銅膜附著性的問題，但仍需考慮與其他製程 相容性等問題。
由於目前IC產業主要使用Ta-N薄膜做為擴散阻障層，基於製程相容 性及減少製程成本的因素，吾人將嘗試以Ta-N表面改質的方法還原成Ta
由於目前IC產業主要使用Ta-N薄膜做為擴散阻障層，基於製程相容 性及減少製程成本的因素，吾人將嘗試以Ta-N表面改質的方法還原成Ta