隨著積體電路技術朝向深次微米的極限發展，互補式金屬-氧化物-半導體場效電晶體 (complementary metal-oxide-semiconductor field effect transistor，簡稱 CMOS，為 pMOS 與 nMOS 相鄰並排的結構，如 Fig. 1-1 所示)的閘極氧化層(gate oxide)必須將厚度縮減，以增 加驅動電流(drive current, ID)，維持載子的移動率，以及場效電晶體的跨導(transconductance) 和均勻的電場分佈，同時可以減少閘極延遲的時間(gate delay)，對於電晶體的操作速度有 明顯的改善。
Fig. 1-1 CMOS 結構示意圖 [1]
閘極電極位於閘極氧化層之上，依其所加的電壓，將可造成矽基材的載子的累積 (accumulation)或空乏(depletion)，因而使 MOSFET 產生導通或斷路的情況。因此閘極的作 用為操作MOSFET 的關鍵，而 CMOS 可謂為整個積體電路運作的心臟。
在元件尺寸持續縮小的效應下，傳統的多晶矽(polycrystalline silicon, poly-Si)閘極電極 將面臨二個主要問題：
(1) 在氧化層持續縮小下，p-MOSFET 中，作為電極的 p-type poly-Si 閘極，其中摻雜的硼 會在摻雜製程中或後續退火處理製程中穿透氧化層，稱為boron penetration，而造成元 件起始電壓（Threshold voltage）的偏移[2,3]，以及降低氧化層的可靠度。Fig. 1-2 為 PMOS 在摻雜硼的製程示意圖(source、drain、與 poly-Si gate 同時被摻雜)。由於硼為 一輕元素，因此容易由poly-Si 進入氧化層或者穿透氧化層而進入下層的矽。
Fig. 1-2 p-MOSFET 摻雜硼之製程及 boron penetration 示意圖 [4]
p-Si n-Si SiO2
Bulk Si Polysilicon
SiO2
n+ Source/Drain Gate Oxide p+ Source/Drain
NMOS PMOS
B
n-Si substrate B B
Poly-Si gate
oxide
壓(基材相對而言為負偏壓)時，n-Si 基材會產生 carrier accumulation 而 n-type poly-Si 閘極會產生depletion，因此在電極與氧化層之間增加了一個電容，而由於串聯電容數 目的增加而降低了整體電容值。
Fig. 1-3 多晶矽的空乏效應造成串聯電容
2001 國際半導體技術藍圖指出（International Technology Roadmap for Semiconductors, ITRS）[7]，在 CMOS 結構中，閘極電極材料的選擇將有三大關鍵點：1功函數(work function)，2低電阻率，3與 CMOS 技術的相容性。就元件設計的觀點而言，為了使起始
電壓達到適當之值，閘極電極材料的功函數為最重要的考量。應用於pMOS 電晶體之閘極
電極，其費米能階（Fermi level，Evacuum－Efermi=qφ, φ=work function）必須接近矽基材的價 電帶(valence band)。而應用於 nMOS 電晶體之閘極電極，其費米能階則必須接近矽基材的 導電帶(conduction band)。由於 poly-Si gate 於製程中即摻雜與 source/drain 相同的摻雜物(n+ poly-Si for nMOS; p+ poly-Si for pMOS，稱為 auto-doping)，因此自然可滿足上述之要求。然 而，若採用金屬作為閘極，pMOS 及 nMOS 可能必須為不同的金屬材料(稱為
dual-metal-gate)，才能滿足閘極功函數的要求。Table 1-1 為 ITRS 認定具有潛力可作為閘極 電極材料之金屬或金屬化合物，而Table 1-2 為常見閘極金屬以及矽的功函數值 [8-10]。
Gate electrode material NMOS Ta, TaN, Zr, Hf, MSix, MNx, MSixNy
PMOS Pt, Ru, RuO2, Ir, Ni, Co, WN, MSiy, MNy, MSixNy
Table 1-1 ITRS 所列出之閘極電極材料[7]
Element Φ (eV) Element Φ (eV) Element Φ (eV) Al (100) 4.2 Ir (100) 5.67 Si 4.85 Co (polycr) 5.0 Ni (100) 5.22 Ta (polycr) 4.25 Cu (100) 5.10 Pt (polycr) 5.64 Ti (polycr) 4.33 Hf (polycr) 3.9 Ru (polycr) 4.71 W (polycr) 4.55
＊ polycr – Polycrystalline sample
Table 1-2 元素功函數 [8-10]
倘若pMOS 及 nMOS 必須採用不同的閘極金屬材料，可想而知製程的難度將明顯提高。
折衷的方法之一為選取Fermi level 約為 Si 的能隙中間值(mid-bandgap)的金屬，但這樣所 達到的起始電壓並不理想。最佳的情況仍舊是採用性質類似，但可調整功函數的材料，
同時作為pMOS 及 nMOS 的閘極。由於金屬氮化物的功函數可藉由調整氮含量的成分而 加以調整，因此便成為閘極電極材料的新選擇。由於閘極結構屬於積體電路的前段製程，
因而完成閘極後，後續製程中仍有不少的加熱過程。因此，除了電阻率與功函數值之外，
閘極電極與氧化層之界面穩定性也是選擇閘極材料的一大考量。