第三章 數位類比轉換器的設計
3.2 區段電流源式數位類比轉換器
在設計高解析度之數位類比轉換器時，一般都採用區段電流源式 的架構，其基本原理是將位元分成兩個部份來做解碼，在低位元部份 採取二進位制電流源設計，在高位元部份則採取等電流源設計。
為了得到最佳化的區段化程度，首先產生 1024 個平均值為 1LSB，標準差為 σ 之等電流源，分別以二進位制數位類比轉換器與 等電流源數位類比轉換器來模擬與分析。經由數學式之推導[4]，二 進位制數位類比轉換器與等電流源數位類比轉換器的微分非線性誤 差與積分非線性誤差，如表3.1 所示。
項目 二進位制數位類比轉換器 等電流源數位類比轉換器 微分非線性誤差
(
1024)
12 × =σ 32σ σ積分非線性誤差 0.5 1024
( )
12 × =σ 16σ 0.5 1024( )
12 × =σ 16σ表3.1 二進位制與等電流源數位類比轉換器之標準差比較 如表3.1 所示，就積分非線性誤差而言，不論是二進位制數位類
比轉換器或是等電流源數位類比轉換器，其結果均為相同。但是對於 微分非線性誤差而言，很顯然的在二進位制數位類比轉換器上會有較 大的微分非線性誤差。由於所需的電流源佈局面積∝1/σ2，定義Aunit
為等電流源數位類比轉換器當差動非線性誤差為 0.5LSB時的單位電 流源佈局面積，則二進位制數位類比轉換器要得到相同的微分非線性 誤差，所需要的單位電流源佈局面積將是 1024 × Aunit。當積分非線 性誤差為 0.5LSB時，則二進位制數位類比轉換器與等電流源數位類 比轉換器，所需要的單位電流源佈局面積均為256 × Aunit。綜合以上 的分析，可以得到二進位制數位類比轉換器與等電流源數位類比轉換 器和面積的關係，如表3.2 所示。
項目 二進位制數位類比轉換器 等電流源數位類比轉換器
微分非線性誤差 32σ σ
積分非線性誤差 16σ 16σ
面積
INL = 0.5LSB 256 × Aunit 256 × Aunit
面積
INL = 1LSB 64 × Aunit 64 × Aunit 面積
DNL = 0.5LSB 1024 × Aunit Aunit
表3.2 二進位制電流源與等電流源數位類比轉換器之面積比較 根據表 3.2，並加入數位電路的佈局面積考量，將全二進位制電 流源的數位類比轉換器定義成0％區段化，全等電流源的數位類比轉 換器定義成100％區段化，可得到正規化（Normalize）後的電流源需 求面積對區段化百分比之關係圖，如圖3.1 所示。圖中的橫軸代表區 段化程度，左方為 0％右方為 100％。縱軸則為正規化後的電流源需 求面積。三條水平虛線分別代表要滿足 0.5 LSB、1 LSB、2 LSB 的積
分非線性誤差時所需要的電流源面積，其中可看出不論何種型式的數 位類比轉換器，積分非線性誤差所需的面積皆相同。左上-右下的實 線為欲達到 0.5LSB 微分非線性誤差時所需要的電流源面積，可看出 若要有相同的微分非線性誤差，二進位制顯然要有較大的佈局面積。
右上-左下的實線代表數位解碼電路所需要的面積，隨著區段化的程 度增加，數位解碼電路將越來越複雜，並佔據越來越大的面積。
圖3.1 正規化需求面積對區段化百分比
然而，以上是由理論推導出來的最佳點，但從來沒有人真正的去 計算，到底隨著製程的進步，最佳點是否會改變？在此，本人用 TSMC 0.18μm 的製程，依據上述之方法，而算出該製程下區段式數位類比 轉化器的最佳點，如圖3.2 所示。
圖3.2 TSMC0.18μm 製程下區段式最佳化
圖3.3 顯示了總諧波失真（Total harmonic distortion ,THD）與區 段化百分比的關係。隨著區段化程度的減少，突波將隨之增加，因而 使得總諧波失真變大，這將會影響到電路在高頻時的表現。綜合以上
，要設計一個微分非線性誤差為0.5 LSB，積分非線性誤差為 1 LSB
，晶片面積較小且低總諧波失真的數位類比轉換器，可得到80%的最 佳化區段式程度。故本論文採用“8+2＂之架構，設計一個用溫度計 解碼8 MSBs 與二進位加權 2 LSBs 的十位元數位類比轉換器，方塊 圖如圖3.4 所示。
圖3.3 總諧波失真對區段化百分比
圖 3.4 8+2 數位類比轉換器方塊圖