第一章 緒論 1
1.4 半導體基礎概說
1.4-1 材料分類
材料依導電性可分：絕緣體(insulator)、半導體(semiconductor)及導體(conductor)，而 半導體便是一種電性介於導體與絕緣體間的材料，而矽、鍺是目前應用最廣的半導 體材料。依能隙區分如下 (圖 1-20、圖 1-21)：
(a)絕緣體(insulator)：
能隙約約 9 eV (1 eV=1.602 x 10-19 J)，例如；石英。
(b) 半導體(semiconductor)：
能隙約約 1 eV，例如；矽(Si)、鍺(Ge)。
(c) 導體(conductor)：
能隙約約 0 eV，例如；金、銀。
圖 1-20 各種材料的導電度 [9]
圖 1-21 各種材料的能階圖 [6]
1.4-2 材料摻雜
在原本單純的半導體中加入少量的雜質後，會使其能隙因雜質的影響而發生變 化(摻雜量約百萬分之一)，進而提高導電性，這稱為雜質半導體，依加入的雜質種 類又分：n 型半導體及 p 型半導體，反之無雜質加入的半導體則稱為本質半導體。
(1) 本質半導體特性：
(a) 在絕對零度（0°K）時，本質半導體性能就如絕緣體，Si=1.21eV ， Ge=0.78eV。
(b) 在室溫（25℃）下，使共價鍵破裂所需的能量，Si=1.1eV，Ge=0.72eV。
(c) 傳導帶內的自由電子可形成傳導電流。
(d) 本質半導體中，電洞數目等於電子數目，即電子載子濃度等於電洞載 子濃度，也因為沒有足夠的自由電子和電洞，不容易產生電流，故為 電中性。
(e) 電子移動速度比電洞快，電子遷移率約為電洞 2.6 倍。
(2) 雜質半導體特性：
(a) 須在半導體內加入微量的雜質，以產生更多電子或電洞使導電性變佳。
(b) 當摻雜的雜質為 5 價的元素，如：磷(P)、砷(As)、銻(Sb)（圖 1-22），
稱為 n 型半導體，其導電性是靠帶負電荷的電子完成（圖 1-23）。
(c) 當摻雜的雜質為 3 價的元素，如：硼(B)、鎵(Ga)、銦(In)，稱為 p 型半 導體，其導電性是靠帶正電荷的電洞完成（圖 1-24）。
圖 1-22 元素週期表 [10]
圖 1-23 n 型半導體 [10] 圖 1-24 p 型半導體 [10]
1.4-3 材料結構
一 般 材 料 結 構 依 原 子 排 列 的 規 則 性 ， 可 分 為 非 晶 系 (amorphous) 、 多 晶 系 (polycrystalline)及單晶系(crystalline)，而在應用上，三種材料結構都有其應用的價 值，但當元件是用來作為主動元件時，則該半導體必須是單晶型態(因為晶格排列整 齊導電性佳)（圖 1-25）。
圖 1-25 材料結構 [10]
1.4-4 金屬氧化半導體結構
基本上金屬氧化半導體是由金屬層 (Metal) 、氧化層(Insulator) 、半導體層 (Semiconductor)，這三種材料組成，半導體層就是大家普遍使用的矽晶圓或鍺晶圓，
而二氧化矽(SiO2)是氧化層主要使用的材料，其優點是容易在矽晶圓上生成，且介 電常數 k 值頗高(k=9)，再加上崩潰電場又高，故在積體電路線寬 90 nm 之前是頗受 大家接受的氧化層材料，但隨著因通道長度縮短而造成日趨嚴重的「短通道效應」
及「穿遂效應」，為了有效解決這些問題，新的閘極氧化層材料(high-k)已不斷的被 研發及使用，而在金屬層的材料使用也不在侷限於多晶矽，而是大量的採用新的金 屬材料(如；TaN)來改善閘極阻值過高及上述問題（圖 1-26）。
圖 1-26 MOS 結構 [6]
1.4-5 金屬氧化半導體工作原理
理想的 MOS 定義是指在沒有外加偏壓時（即熱平衡狀態），金屬功函數 qfm和 半導體功函數 qfs的能量差為零，即功函數差 qfms等於零(方程式 1.5)，其中 qΨB 為 費米能階 EF 和本質費米能階 Ei 的能量差，qχ為半導體電子親和力，也就是說當 無外加偏壓時，能帶是平的（稱為平帶狀態 flat band condition），故平帶電壓(flat band voltage)即是指使半導體區之能帶無彎曲所施加的閘極電壓( )（圖 1-27）。
2 0 )
(
m s m Bms
Eg q
qx qf
qf qf
qf
(1.5)圖 1-27 平帶電壓定義圖 [6]
理想的 MOS 電容-電壓特性曲線如圖 1-28 所示，依施加於金屬層的電壓不同 可分為：偏壓小於平帶電壓時的聚積(accumulation)、偏壓介於臨限電壓與平帶電壓 時的空乏(depletion)、偏壓小於平帶電壓時的反轉(inversion)三種操作模式(以 p-type 為例)。
圖 1-28 理想的 MOS 電容-電壓特性曲線 [6]
(1) 聚積區(accumulation)：
在金屬層上施予電壓，且電壓值小於平帶電壓，此時 p 型矽中的電洞會大 量往氧化層及矽的表面移動，進而造成表面裡的電洞數量比 p 型矽還多，也就 形成 p 型矽在表面的能帶往上彎曲，而此時的 MOS 便如同一平行電容板（圖 1-29）。
圖 1-29 V < 0，聚積區能帶圖 [6]
(2) 空乏區(depletion)：
在金屬層上施予電壓，且電壓值大於平帶電壓，此時 p 型矽中的電洞會大 量往矽的表面的反向移動，進而使得氧化層與 p 型矽的表面因缺乏電洞而產生 一帶負電的空乏區，也造成 p 型矽在表面的能帶往下彎曲（圖 1-30）。
圖 1-30 V > 0，空乏區能帶圖 [6]
(3) 反轉區(inversion)：
在金屬層上施予電壓，且電壓值遠大於平帶電壓，此時表面的半導體將由 p 型轉變成 n 型，由圖 1-31 所示，少數載子在低頻時由於跟的上頻率變化，電 容值會隨著電壓的上升而便大直到等值氧化層電容，而在高頻時因少數載子跟 不上頻率變化，如同形成一氧化層電容串接一空乏區電容，故此時空乏區的厚 度並不會因表面電壓的改變而有所變化。
圖 1-31 V > >0，反轉區能帶圖 [6]
1.4-6 場效電晶體結構
基本的場效電晶體(field effect transistor) FET 的操作原理是利用電場來控制 電流的大小，所以才稱為場效電晶體，且因其載子只容許由自由電子或電洞的組成，
所 以 也 稱 為 單 極 性 電 晶 體 。 依 結 構 可 分 為 ： 接 面 場 效 電 晶 體 (junction field effecttransistor) JFET （圖 1-32）及金氧半場效電晶體(metal oxide semiconductor effect transistor) MOSFET（圖 1-33）。
圖 1-32 n 通道 JFET 結構 [11] 圖 1-33 n 通道MOSFET 結構 [6]
1.4-5 場效電晶體工作原理
場效電晶體具有很好電阻轉變的特性，即只要改變閘極與源極和汲極間的電 壓，便可改變源極與汲極間的電阻值，以下就 p 通道 JFET 來說明其工作區間（圖 1-34）。
圖 1-34 p 通道 JFET 特性曲線 [10]
(1) 截止區(cut-off region)：
當閘極與源極間的逆向電壓 VG 增至某一值時，則源極附近的空乏區將 占滿整個通道，此時就像一個絕緣體，電流 ID 幾乎為零，而這時的 VG 電 壓稱為切斷電壓，而此特性曲線區域便稱為截止區（圖 1-35）。
圖 1-35 截止區 [10]
(2) 線性區(linear or triode region)：
當閘極與源極間的逆向電壓 VG 值，還沒使元及附近的通道夾止，且
VD 尚小時，則通道的截面積由源極至汲極大約相等，此時通道就像一個
長方形的電阻器，而 ID也會隨著源極至汲極的電位差 VD呈現性增加，而 此特性曲線區域便稱為線性區（圖 1-36）。
圖 1-36 線性區 [10]
(3) 飽和區(saturation region)：
當閘極與源極間的逆向電壓 VG 值，仍不致源極附近的通道夾止，若汲
極對源極的電壓 VD 還沒有太大的話，還是可使汲極附近通道產生夾止的
效果，但若再增加 VD 的大小，將會使通道夾止的情況往源極方向延伸，
進而產生更大的空乏區，而通道電阻也隨之增加，因此通道的電流 ID 將會 維持不變，而此特性曲線區域便稱為飽和區（圖 1-37）。
圖 1-37 飽和區 [10]
1.4-6 金屬氧半場效電晶體結構
基本上 MOSFET 的應用非常廣闊，例如；電腦的運算及通訊電子等，大量的 邏輯 IC 與記憶體元件皆使用此結構，由於 MOSFET 的功率需小，故更適合製作微 小化的 IC。基本上其結構是由閘極(金屬、氧化層、半導體堆疊組成)、汲極、源極 組合而成，也就是只要控制閘極上的電壓，就可在半導體與氧化層的介面上，吸引 多數載子而形成通道，使得源極與汲極導通。故控制閘極的電壓，故稱為金氧半場 效電晶體(Metal Oxide Semiconductor Field Effect Transistor)MOSFET（圖 1-38）。
圖 1-38 n-MOSFET [11]
1.4-7 金屬氧半場效電晶體工作原理
依偏壓在 MOSFET 之閘極、汲極，與源極，施加的不同，以 n-MOSFET 為例 說明下列三種操作區間（圖 1-39）：
圖 1-39 MOSFET 特性曲線 [11]
(1) 線性區(linear or triode region)：
當 VGS>Vth且 VDS<VGS−Vth，則氧化層下方的通道導通。此時通道就像 一個壓控電阻（voltage-controlled resistor），在此區域內電流—電壓關係 有如一個線性方程式，故稱為線性區（圖 1-40），此時汲極流出的電流大 小依方程式 1.5 所示。
(1.5)
(μn是載子遷移率、W 是金氧半場效電晶體的閘極寬度、L 是金氧半場效 電晶體的閘極長度，而 Cox 則是閘極氧化層的單位電容大小)
圖 1-40 MOSFET 線性區 [11]
(2) 飽和區(saturation region)：
當 VGS>Vth且 VDS>VGS-Vth，此時為導通狀態。但當汲極電壓的增加到 超過閘極電壓時，會使接近汲極區的反轉層電荷為零，此時通道關閉，即 稱為為「夾止」（pinch-off）（圖 1-41）。此時由源極流出的載子經由通 道到達夾止點時，會被注入汲極周圍的空間電荷區（space charge region），
再被電場掃入汲極。故此時電流與 VDS無關，只與閘極電壓有關，依方程
式 1.6 所示：
(1.6)
圖 1-41 MOSFET 飽和與夾止 [11]
(3) 截止區(cut-off region)：
當 VGS 小於 Vth）時，此時為「截止」（cut-off）狀態，故電流無法流 通，也就是 MOSFET 處於不導通的狀態。