單晶整合光接收器及等化器相關背景

第二章單晶整合光接收器及等化器相關背景

2.1 檢光二極體簡介

2.1.1 光偵測原理

在逆偏壓的條件下，當能量大於矽能隙(band-gap)的光子打入二極體時，位於價帶的電子會躍升至傳導帶，產生一對電子電洞對，此即為檢光二極體的光偵測原理‧檢光二極體操作於逆偏壓是因其不會產生順偏電流影響主要的電流訊號‧不同光波長的光子入射檢光二極體時穿透的深度也會不同，可能橫跨超過空乏區域‧在空乏區內產生的載子藉由較快的飄移(drift)機制所收集，而在空乏區外的少數載子則由較慢的擴散(diffusion)機制傳輸，光電流即為這兩種載子流動的總和。然而，緩慢的擴散載子在暫態響應上會產生一尾狀效應(tail response)，

若光電流成份中擴散載子的比例越多，那麼檢光二極體的速度將會越慢‧因此，

降低光電流中擴散載子的比例便能得到較高速的響應，於是，調整 PN 接面摻雜輪廓或是增加逆偏電壓使得空乏區變大，都是獲得較佳檢光二極體響應的方法‧

響應率(responsivity)為檢光二極體的重要參數，被定義成單位入射光能量所能產生的電流比例。圖 2.1 為不同材料對光波長的響應率，可以看到對矽而言，

其響應率的最大值約在光波長為 850nm 時。

λ(μm)

Responsitivity(A/W)

1.0 1.5 0 0.5

0.2 0.4 0.6 0.8 1.0

圖 2.1 不同材料對光波長之響應率

2.1.2 金氧半檢光二極體結構

圖 2.2 為檢光二極體在 CMOS 製程中可實現的類型，在 P⁺/N-well 與 N⁺/P-substrate 的檢光二極體類型中，由於兩者的 PN 接面深度都較淺，所以比起 N-well/P-substrate 類型的較深 PN 接面，前兩者的接收效率會較差‧接著從檢光二極體速度的觀點來看，P⁺/N-well 類型的檢光二極體在接收光時並無牽扯到基板的緩慢擴散載子，所以比其他兩種類型具有更快的速度 ‧ 然而， N⁺/P-substrate 與 N-well/P-substrate 類型的檢光二極體雖然速度較慢，但因為擁有大量的基板擴散載子而有著較大的信號成份‧考量信雜比(SNR)與頻寬的因素後，決定採用信雜比(SNR)較佳但速度較慢的 N-well/P-substrate 類型的檢光二極體，並利用電路技巧補償其較慢的速度‧

N⁺ P⁺ N well

P substrate P⁺ /Nwell

P⁺

P⁺ N⁺

N well

P substrate Nwell/Psubstrate

P⁺ P⁺

N⁺

P substrate N⁺/Psubstrate

P⁺ 有次之的頻寬，而 P-substrate 擴散載子的頻寬最低。但在響應率上，P-substrate 擴散載子的電流成份比其他兩電流高出許多，因此檢光二極體的頻寬仍舊被速度慢的 P-substrate 擴散載子所限制。之後電路的設計，主要是針對此擴散載子的低速表現作補償，並進而達到要求的接收器工作速度‧

6 N well

P substrate

Depletion Region

Normalized Gain(dB)

Substrate

在圖 2.4[3]中，使用了截波器(Slicer)來得到參考訊號，並利用斜率偵測器 (Slope Detector)攫取高頻的資訊。斜率偵測器將參考訊號及輸入訊號的斜率取出後，將兩者的差異經過一個比較器放大，再產生控制電壓，進而對訊號作補償。 EQ filter Slicer Buffer

Vi+

Vi-VDD

圖 2.4 使用斜率偵測器的單迴圈可適性等化器架構

2.2.2 使用高低通濾波器的雙迴圈可適性等化器架構

圖 2.5 的架構[4]將高頻補償與低頻補償的迴圈分開，由高通濾波器組成的補償迴路負責對檢光二極體的高頻衰減作補償；而由低通濾波器組成的補償迴路則是負責補償因為電纜長度不同造成的振幅衰減，此低頻補償迴路用來避免電路對高頻做過度的補償‧此雙迴路的作法改善了前一個架構的精準度‧但由於此架構中使用了濾波器及整流器來取得訊號強度的資訊，因此迴圈增益仍舊不足‧另外，架構中的兩個迴路在等化器運作中互相影響的關係強烈，因此造成此種架構精準度不佳的原因‧

Data in

Data out

CMP Buffer

LPF HPF LPF HPF

EQ filter

圖 2.5 使用高低通濾波器的雙迴圈可適性等化器架構

2.2.3 使用高低通濾波器的單迴圈可適性等化器架構

圖 2.6 的單迴圈架構[5]概念為分析隨機位元串流(Random Bit Stream)的訊號強度(Signal Power)分佈，並取出讓高頻及低頻強度相同的分界頻率，以此作為高通及低通濾波器的截止頻率(Cutoff Frequency)，圖中此截止頻率是 0.28 倍的訊號速度。此架構雖然少了雙迴圈的相互作用缺點以及降低輸入振幅對於高頻補償的影響，但缺點是當輸入振幅過小時，仍舊會面臨迴圈增益不足的問題。表 2.1 是可適性電路相關研究發展比較表。

Data in

LPF HPF

Data out

EQ filter Buffer

圖 2.6 使用高低通濾波器的單迴圈可適性等化器架構

[3] [4] [5]

Technology 150-GHz SiGe 0.18μm CMOS 0.13μm CMOS Data Rate 10Gb/s 3.5Gb/s 20Gb/s Supply Voltage 3.3V 1.8V 1.5V

Power ^155mW ^80mW ^60mW

BER ^N/A ^N/A ¹⁰^-15

Area 810μm×870μm 480μm×730μm 800μm×250μm 表 2.1 可適性電路相關研究發展比較表

在文檔中一個內含頻寬改善檢光二極體，並使用0.18um互補式金氧半製程設計之2-Gb/s、850nm的光通訊接收器 (頁 18-23)

第二章 單晶整合光接收器及等化器相關背景