一個內含頻寬改善檢光二極體，並使用0.18um互補式金氧半製程設計之2-Gb/s、850nm的光通訊接收器

國

立

交

通

大

學

電子工程學系電子研究所碩士班

碩

士

論

文

一個內含頻寬改善檢光二極體，並使用 0.18μm

互補式金氧半製程設計之 2-Gb/s、850nm 的光

通訊接收器

A 2-Gb/s, 850nm Optical Receiver with a

Bandwidth-Enhanced Photo-Diode in 0.18μm

CMOS Technology

研 究 生：林致煌 Chih-Huang Lin

指導教授：蔡嘉明 教授 Prof. Chia-Ming Tsai

一個內含頻寬改善檢光二極體，並使用 0.18

μm

互補式金氧半製程設計之 2-Gb/s、850nm 的光

通訊接收器

A 2-Gb/s, 850nm Optical Receiver with a

Bandwidth-Enhanced Photo-Diode in 0.18μm

CMOS Technology

研 究 生：林致煌 Student：Chih-Huang Lin

指導教授：蔡嘉明 教授 Advisor：Prof. Chia-Ming Tsai

國 立 交 通 大 學

電子工程學系電子研究所碩士班

碩 士 論 文

A Thesis

Submitted to Department of Electronics Engineering & Institute of Electronics

College of Electrical and Computer Engineering National Chiao Tung University

in partial Fulfillment of the Requirements for the Degree of

Master in

Electronics Engineering January 2011

Hsinchu, Taiwan, Republic of China

i

一個內含頻寬改善檢光二極體，並使用 0.18

μm

互補式金氧半製程設計之 2-Gb/s、850nm 的光

通訊接收器

學生：林致煌

指導教授：蔡嘉明 教授

國立交通大學

電子工程學系電子研究所碩士班

摘 要

本論文設計單晶整合光接收器，在標準金氧半製程嘗試整合檢光二極體、接 收器前端電路與負壓產生器‧接收器使用可適性等化器之架構來補償不同逆偏 壓下檢光二極體的頻率響應，並使用源級退化級與主動式電感的技術使其頻寬能 到達 1.4GHz 以上‧光接收器的設計目標為在不同輸入光強度以及不同檢光二 極體頻率響應下，都能達到 850nm 光波長的可適性。為了接收多模光纖所有的 雷射光能量，本次採用的檢光二極體面積為 70μm× 70μm。負壓產生器之設計 目標在於產生一個-10V 的電壓來改善檢光二極體的本質響應‧並且能夠因應不 同輸入光強度來自動切換時脈頻率，以提升功率效率‧因為負壓產生器輸出端與 檢光二極體直接相連，故如何抑制負壓的鏈波訊號使其不影響光接收器效能，便 是一個設計重點‧在此次的整合過程中，因為雜訊耦合議題考慮不周的關係而發 生基板雜訊耦合的現象，因此在量測上使用基板分離的手段來使量測能夠順利進 行‧在 850nm 光波長下量測，設計之光接收器可因應不同的入射光強度作出適 當的補償，在檢光二極體響應率為 0.375A/W 時，達到-9.8dBm 的靈敏度，針對

ii

不同逆偏壓的檢光二極體，光接收器也能自動對高頻衰減作出不同程度的補償。

負壓產生器在最小輸入光強度下產生-9V 的輸出負壓以及 17.6%的功率效率‧設 計的晶片面積為 1mm×1mm，在 1.8V 供應電壓下消耗 90mW 的功率。

iii

A 2-Gb/s, 850nm Optical Receiver with a

Bandwidth-Enhanced Photo-Diode in 0.18μm

CMOS Technology

Student：Chih-Huang Lin

Advisor：Prof. Chia-Ming Tsai

Department of Electronics Engineering & Institute of Electronics

National Chiao Tung University

Abstract

This thesis presents a monolithically integrated optical receiver, attempting to integrate a integrated photodiode, receiver front-end circuits and

a negative voltage generator monolithically in standard CMOS process. The optical receiver adopts equalizer architecture to compensate the response of a

photo-diode under different reverse-biased conditions. The source degeneration and active peaking techniques are adopted to improve the

bandwidth up to 1.4GHz. This design is for adaptability of 850nm light wavelength under different power of light and different frequency response of

the photo-diode. In order to collect all the laser from multi-mode fiber, the area of photo diode is 70μm× 70μm. A negative voltage generator provides a minus

iv

will change clock frequency automatically under differnet input power of light to enhance the power efficiency. Due to a directly connection between the

photo-diode and the negative voltage generator, suppressing the ripple signal from the generator so that there is no degradation on the performance of the

optical receiver is an important design point. In this process of monolithically integration, substrate noise coupling is occurred due to a thoughtless

consideration of the noise coupling issue. A substrate-separation method is taken to make the measurement successfully. Measurement results by using

850nm light wavelength achieve the adaptability of different light power of light and a sensitivity of -9.8dBm when responsivity of photo-diode is 0.375A/W. It

also achieves the adaptability for different roll-off of different reverse-biased photo- diode. And the negative voltage generator provides -9V under the

minimum input power of light, and reach a power efficiency of 17.6%. The chip dissipates 90mW from a 1.8V supply voltage and its area is 1mm×1mm.

v

誌謝

在這段研究所的求學過程中，雖然充滿挫折與辛苦，但是卻也讓我學習到許 多知識與做事情的態度‧而時時刻刻不斷提醒我、激勵我學習這些事情的人，就 是蔡嘉明老師，所以我非常感謝老師對我的指導，不管是在研究上還是在做事情 的態度上面，都讓我覺得更加成長了一些，雖然畢業之後就不會再有老師的提 醒，但我依然會時時刻刻緊記著這些教誨，期待著有一天不管是在工作上或是在 社會上，都能有一番作為‧而我也要感謝郭建男老師與洪浩喬老師在論文上的指 導，有了你們的指導讓我的論文能夠更加地完整‧再來我要感謝我的父母，提供 我研究所路上的一些物質上的支出與心靈上的鼓勵支持，讓我能夠無後顧之憂地 進行學習與研究，而家人們都非常地辛苦但卻也沒有半句怨言，之後的日子就是 我回報的時刻‧再來我要感謝實驗室一起學習的夥伴們，振鵬、博瑋、勖哲、至 中，光仁、暐庭、柏均、瑜聰、安修、易弘和勝凱，有了你們一起討論研究或是 打球跑步，都讓我覺得紓解了不少的壓力‧特別感謝光仁與暐庭在 Layout 上的 幫助，幫我減輕了不小的負擔‧最後我要感謝一直以來都陪伴著我的品涵，有了 妳的陪伴，我才有勇氣在一次又一次的挫折中重新站起來，努力地前進著‧現在， 我畢業了，希望在往後的日子裡頭，我能夠將所學習到的知識與態度應用在生活 上的大小事，能夠對於社會有些許的貢獻‧ 林致煌 2011.01.20

vi

目錄

中文摘要 ... i 英文摘要 ...iii 誌謝 ... v 目錄 ... vi 表目錄 ... viii 圖目錄 ... ix 第一章 簡介 ... 1 1.1 研究背景 ... 1 1.2 光纖系統簡介 ... 2 1.3 論文大綱 ... 3 第二章 單晶整合光接收器及等化器相關背景 ... 4 2.1 檢光二極體簡介 ... 4 2.1.1 光偵測原理... 4 2.1.2 金氧半檢光二極體結構 ... 5 2.1.3 檢光二極體頻率響應 ... 5 2.2 等化器相關研究簡介... 6 2.2.1 使用斜率偵測器的單迴圈可適性等化器結構 ... 6 2.2.2 使用高低通濾波器的雙迴圈可適性等化器結構 ... 7 2.2.3 使用高低通濾波器的單迴圈可適性等化器結構 ... 7 第三章 3.125 Gb/s 的單晶整合光接收器設計 ... 9 3.1 研究動機 ... 9 3.2 檢光二極體結構與模型建立 ... 9 3.2.1 檢光二極體結構 ... 9 3.2.2 Medici 模擬及 ADS 模型建立 ... 12 3.3 接收器架構簡介及設計概念 ... 12

vii 3.3.1 等化器設計概念 ... 12 3.3.2 光接收器架構簡介 ... 13 3.3.3 負壓產生器設計概念 ... 15 3.3.4 負壓產生器架構簡介 ... 16 3.3.5 負壓產生器輸出與 NMOSFET 的關係 ... 17 3.4 電路設計 ... 17 3.4.1 轉阻放大器 ... 17 3.4.2 單端對雙端轉換級 ... 21 3.4.3 可調式等化器 ... 22 3.4.4 可變增益放大器 ... 27 3.4.5 斜率控制器 ... 28 3.4.6 仿製路徑 ... 32 3.4.7 誤差放大器 ... 33 3.4.8 迴圈行為 ... 34 3.4.9 負壓產生器 ... 38 3.4.10 雜訊分析 ... 48 3.4.11 電路佈局 ... 48 第四章 量測結果 ... 51 4.1 量測環境 ... 51 4.2 光接收器量測 ... 53 4.3 檢光二極體量測 ... 56 4.4 負壓產生器量測 ... 58 4.5 負壓產生器之雜訊頻譜量測與分析 ... 62 第五章 結論與改進 ... 66 參考文獻 ... 68 附錄 ... 70 簡歷 ... 77

viii

表目錄

表 1.1 SONET 與 SDH 相對應資料傳輸速率規格表 ... 1 表 2.1 可適性電路相關研究發展比較表 ... 8 表 3.1 轉阻放大器設計規格表 ... 20 表 3.2 預計規格列表 ... 50 表 4.1 量測結果列表與比較(光接收器部分) ... 61 表 4.2 量測結果列表與比較(負壓產生器部分) ... 61

ix

圖目錄

圖 1.1 光纖通訊系統 ... 2 圖 2.1 不同材料對光波長之響應率 ... 4 圖 2.2 金氧半檢光二極體結構 ... 5 圖 2.3 檢光二極體各成份之頻率響應 ... 6 圖 2.4 使用斜率偵測器的單迴圈可適性等化器架構 ... 6 圖 2.5 使用高低通濾波器的雙迴圈可適性等化器架構 ... 7 圖 2.6 使用高低通濾波器的單迴圈可適性等化器架構 ... 8 圖 3.1(a)N-well/P-substrate 型 與(b)N-well/D-N-well/P-substrate 型之檢光二極 體剖面圖 ... 10 圖 3.2(a)多指式 與(b)二維陣列式之檢光二極體俯視圖 (c)檢光二極體之頻率響 應以及直流響應率的比較 ... 11 圖 3.3 Medici 模擬和 ADS 模型對應圖 ... 12 圖 3.4 設計概念 ... 13 圖 3.5 光接收器架構圖 ... 14 圖 3.6 斜率偵測器概念圖 ... 14 圖 3.7 仿製電路示意圖 ... 15 圖 3.8 仿製電路之行為操作概念圖 ... 15 圖 3.9 電壓加倍器工作示意圖 ... 16 圖 3.10 負壓產生器架構簡介圖 ... 16

圖 3.11 加入 Deep N-well 的 NMOS 結構圖 ... 17

圖 3.12 共源極轉阻放大器一階等效模型 ... 18

圖 3.13(a)轉阻放大器 (b)開迴路小訊號等效電路 ... 19

圖 3.14 迴路增益 ... 19

x 圖 3.16(a)單端對雙端轉換級電路模型 (b)直流偏移消除前後的差異 (c)電路架 構 ... 22 圖 3.17 可調式等化器 ... 23 圖 3.18 多頻帶補償式源級退化級半電路 ... 23 圖 3.19 加成控制器控制電壓對輸出電流轉換曲線 ... 25 圖 3.20(a)主動式電感示意圖(b)等效電路(c)加入主動式電感前後的頻寬差異 .. 26 圖 3.21 等化器高頻補償能力 ... 26 圖 3.22(a)等化器補償前後的頻率響應 與(b)群體延遲 ... 27 圖 3.23(a)可變增益放大器電路圖 (b)頻寬與增益關係曲線圖 ... 28 圖 3.24 斜率偵測器之電路設計原理 ... 29 圖 3.25 斜率偵測器及電流比較器 ... 29 圖 3.26 電流相加原理 ... 30 圖 3.27 斜率偵測器行為模擬 ... 31 圖 3.28 參考電壓差距對輸出電流差異之關係曲線 ... 31 圖 3.29 仿製路徑尺寸設計 ... 32 圖 3.30 仿製路徑之功能模擬 ... 32 圖 3.31(a)誤差放大器電路圖 (b)加入負電阻前後之誤差放大器頻率響應... 33 圖 3.32 控制電壓與其對應的控制輸出 ... 34 圖 3.33(a)斜率控制轉換曲線 (b)直流控制轉換曲線 (c)相位邊限 ... 35 圖 3.34(a)改變檢光二極體輸出光電流的暫態響應圖 (b)輸入光電流為 20µA 及 (c)100µA 的輸出訊號眼圖 ... 36 圖 3.35 系統對於控制雜訊電壓的暫態響應 ... 37 圖 3.36 閉迴路補償開啟前後的輸出眼圖 ... 37 圖 3.37(a)參考電壓差異減少 50mV 及(b)增加 50mV 的輸出訊號眼圖 ... 38 圖 3.38 增強式電荷轉移區塊電路圖 ... 39 圖 3.39 (a)Vi<Vo 及(b)Vi>Vo 的電荷轉移區塊示意圖 ... 39 圖 3.40 (a)傳統式 及(b)增強式電荷轉移區塊示意圖 ... 40

xi 圖 3.41 負壓產生器等效電路 ... 41 圖 3.42(a)電容佈局面積與時脈頻率關係 (b)功率消耗與時脈頻率關係 ... 41 圖 3.43 鏈波雜訊對轉阻放大器輸出影響分析圖 ... 42 圖 3.44 負壓產生器架構圖 ... 43 圖 3.45 除頻器電路架構及模擬圖 ... 44 圖 3.46 非重疊時脈產生器電路架構及模擬圖 ... 45 圖 3.47 分壓器電路架構圖 ... 45 圖 3.48 磁滯比較器電路架構及模擬圖 ... 46 圖 3.49 (a)VPD v.s IPD 轉換曲線圖 (b)Efficiency v.s IPD 轉換曲線圖 (c)時脈頻率暫態響應模擬 ... 47 圖 3.50 負壓產生器輸出鏈波電壓能量分佈 ... 48 圖 3.51 電路佈局圖 ... 49 圖 3.52 電路佈局放大圖 ... 50 圖 4.1 暫態響應量測環境 ... 52 圖 4.2 頻率響應量測環境 ... 52 圖 4.3 等化器開迴路測試 ... 53 圖 4.4 直流增益控制迴圈功能測試 ... 53 圖 4.5 輸出眼圖振幅設定 (a)20mV/div (b)10mV/div ... 54 圖 4.6 光接收器閉迴路測試 ... 54 圖 4.7 雜訊之直方圖量測 ... 55 圖 4.8 不同訊號速度下之誤碼率量測 ... 55 圖 4.9 訊號速度 2.5Gb/s 下的效能表現 ... 56 圖 4.10 不同負壓下的靈敏度量測 ... 56 圖 4.11 檢光二極體量測設定 ... 57 圖 4.12 檢光二極體頻率響應量測 ... 57 圖 4.13 檢光二極體直流響應率量測 ... 58 圖 4.14 逆偏電壓對檢光二極體所產生電流之影響圖 ... 58

xii 圖 4.15 負壓產生器輸出曲線 ... 59 圖 4.16 負壓輸出之量測與模擬比較圖 ... 59 圖 4.17 功率效率曲線圖 ... 60 圖 4.18 功率效率曲線的量測與模擬比較圖 ... 60 圖 4.19 基板雜訊干擾排除之示意圖 ... 62 圖 4.20 (a)排除基板雜訊干擾前與 (b)排除基板雜訊干擾後的頻譜量測 ... 62 圖 4.21 (a)100MHz 與(b)25MHz 時脈頻率下 的光接收器輸出端頻譜量測圖 . 64 圖 4.22 高次諧波整數倍頻驗證圖 (a)100MHz (b)50MHz ... 65 圖 4.23 晶片照相圖 ... 65 圖 5.1 開迴路設定下的 BER 測試 ... 66 圖 5.2 BER<10-9_{的開迴路輸出眼圖量測 ... 67}

1

第一章 簡介

1.1 研究背景

光纖傳輸技術發展數十年至今，已從早期的高耗損率發展到現今能應付長距 離通訊需求的低耗損率‧相較於傳統的雙絞線電纜(twisted-pair cables)與同軸 電纜(coaxial cables)，光纖的低耗損率以及極大頻寬的特性則能提供更多頻帶來 承載不同的訊號通道，使資料的傳輸能夠更大量以及更遠‧而國際電信聯盟為了 讓光纖通訊設備製造商之間有共通的標準，制定了許多與光纖通訊有關的標 準 ‧SONET(Synchronous Optical Network) 及 SDH(Synchronous Digital Hierarchy)兩套相似的標準即為在不同資料傳輸速率下所相對應的規格，如表 1.1‧而近幾年來，隨著半導體製程的進步，元件及電路的設計製造成本大幅的 降低，過去高速光通訊的相關元件與研究只能侷限在長距離電信資訊交換的情況 已不復見，於是中距離與短距離的應用規格便漸漸地發展成型‧因此，如何將光 電元件與電路整合在廉價的 CMOS 製程裡，便是一項值得深入研究的課題‧

SONET STANDARD SDH STANDARD BIT RATE

OC-1 STM-0 51.84Mbps OC-3 STM-1 155.52Mbps OC-12 STM-4 622.08Mbps OC-24 – 1.2441Gbps OC-48 STM-16 2.4883Gbps OC-192 STM-64 9.9532Gbps OC-768 STM-256 39,813Gbps OC-3072 STM-1024 159.252Gbps 表 1.1 SONET 與 SDH 相對應資料傳輸速率規格表

2

1.2 光纖系統簡介

圖 1.1 為一個光纖通訊系統的架構圖[1][7]，主要由(1)近端(near end)、(2) 光纖(Fiber)以及(3)遠端(Far end)所構成‧近端包含雷射二極體驅動器(Laser driver)以及一個輸入資料為多使用者、較慢速的多通道(channel)帄行資料的多工 器(MUX)系統，此多工器系統將多個慢速的帄行資料編碼成高速的串列資料再送 入雷射二極體驅動器，雷射二極體驅動器驅動雷射二極體將電訊號轉換成光訊號 發送出去‧光纖即是傳送光訊號的媒介，近幾十年來的發展，光訊號在光纖中傳 輸時的耗損率已從最早的每公里 1000dB 減少為每公里可小於 0.2dB‧最後，光 訊號則由遠端來接收，遠端中包含檢光二極體(Photo-Diode)、轉阻放大器(TIA)、 限幅放大器(Limiting Amplifier)以及一組解多工器(DMUX)系統，當光訊號從光纖 入射到檢光二極體後，檢光二極體會產生一微弱的電流訊號，此微弱的電流訊號 經過轉阻放大器以及限幅放大器放大成一個全擺幅的數位訊號，之後再經由解多 工器將串聯的訊號還原成並聯的訊號‧ 本研究要設計的部分為接收器前端電路，包含了一整合進 CMOS 的檢光二 極體、轉阻放大器和增益放大器，以及一個負壓產生器‧此外還有做為特定應用 而加入額外電路，如後文所描述。 D Q Power Control Laser Driver Frequency Synthesizer M U X Near End(Tx) TIA LA D Q D M U X Clock Recovery N N Input Data Output Data Decision Circuit AGC FF FF F ib e r Far End(Rx) 圖 1.1 光纖通訊系統

3

1.3 論文大綱

本論文由五個章節所組成‧ 第一章先介紹光纖的發展背景以及對光纖通訊系統做一個簡單的介紹‧ 第二章介紹單晶整合光接收器的相關背景，首先會先介紹光偵測原理以及金 氧半檢光二極體的架構與頻率響應，再來是介紹近年來發展出的可適性等化器架 構，從這些架構的介紹中可以延伸出此次研究的議題‧ 第 三 章 則 是 談 到 電 路 設 計 方 面 ， 以 0.18µm CMOS 製 程 設 計 出 一 個 3.125Gb/s 的寬頻單晶整合光接收器‧首先談到採用的檢光二極體架構與模型建 立，再來則是電路設計方面的討論‧這次的電路設計方面包含轉阻放大器、加成 等化器、可變增益放大器及提供迴圈資訊的直流與高頻判斷電路，最後再談到負 壓產生器電路的設計‧ 第四章為量測結果，在此章節會先描述這次量測環境的建立以及量測時晶片 的設定條件，另外也會針對雜訊耦合議題進行討論‧ 第五章則為結論‧

4

第二章 單晶整合光接收器及等化器相關背景

2.1 檢光二極體簡介

2.1.1 光偵測原理

在逆偏壓的條件下，當能量大於矽能隙(band-gap)的光子打入二極體時，位 於價帶的電子會躍升至傳導帶，產生一對電子電洞對，此即為檢光二極體的光偵 測原理‧檢光二極體操作於逆偏壓是因其不會產生順偏電流影響主要的電流訊 號‧不同光波長的光子入射檢光二極體時穿透的深度也會不同，可能橫跨超過空 乏區域‧在空乏區內產生的載子藉由較快的飄移(drift)機制所收集，而在空乏區 外的少數載子則由較慢的擴散(diffusion)機制傳輸，光電流即為這兩種載子流動 的總和。然而，緩慢的擴散載子在暫態響應上會產生一尾狀效應(tail response)， 若光電流成份中擴散載子的比例越多，那麼檢光二極體的速度將會越慢‧因此， 降低光電流中擴散載子的比例便能得到較高速的響應，於是，調整 PN 接面摻雜 輪廓或是增加逆偏電壓使得空乏區變大，都是獲得較佳檢光二極體響應的方法‧ 響應率(responsivity)為檢光二極體的重要參數，被定義成單位入射光能量所 能產生的電流比例。圖 2.1 為不同材料對光波長的響應率，可以看到對矽而言， 其響應率的最大值約在光波長為 850nm 時。

λ(μm)

R e s p o n s it iv it y (A /W )

1.5

1.0

0.5

0

0.2

0.4

0.6

0.8

1.0

圖 2.1 不同材料對光波長之響應率

5

2.1.2 金氧半檢光二極體結構

圖 2.2 為檢光二極體在 CMOS 製程中可實現的類型，在 P+/N-well 與 N+/P-substrate 的檢光二極體類型中，由於兩者的 PN 接面深度都較淺，所以比 起 N-well/P-substrate 類型的較深 PN 接面，前兩者的接收效率會較差‧接著從 檢光二極體速度的觀點來看，P+/N-well 類型的檢光二極體在接收光時並無牽扯 到 基 板 的 緩 慢 擴 散 載 子 ， 所 以 比 其 他 兩 種 類 型 具 有 更 快 的 速 度 ‧ 然 而 ， N+/P-substrate 與 N-well/P-substrate 類型的檢光二極體雖然速度較慢，但因為 擁有大量的基板擴散載子而有著較大的信號成份‧考量信雜比(SNR)與頻寬的 因素後，決定採用信雜比(SNR)較佳但速度較慢的 N-well/P-substrate 類型的檢 光二極體，並利用電路技巧補償其較慢的速度‧ N+ P+ N well P substrate P+ /Nwell P+ P+ N+ N well P substrate Nwell/Psubstrate P+ P+ N+ P substrate N+/Psubstrate P+ P+ 圖 2.2 金氧半檢光二極體結構

2.1.3 檢光二極體頻率響應

由於光電流是由速度較快的飄移載子與速度較慢的擴散載子以不同比例混 合而成，因此考慮元件的二維效應，從[2]的結果可以看出在 CMOS 檢光二極體 內不同成分電流的頻率響應，圖 2.3 為 850nm 光波長照射在檢光二極體上的響 應，可看出高速的飄移載子有最高的頻寬，N-well 擴散載子因為離接面較近所以 有次之的頻寬，而 P-substrate 擴散載子的頻寬最低。但在響應率上，P-substrate 擴散載子的電流成份比其他兩電流高出許多，因此檢光二極體的頻寬仍舊被速度 慢的 P-substrate 擴散載子所限制。之後電路的設計，主要是針對此擴散載子的 低速表現作補償，並進而達到要求的接收器工作速度‧

6 N well P substrate Depletion Region Light 0 -10 -20 -30 1M 1G Frequency(Hz) N o rm a li z e d G a in (d B ) Substrate Depletion Well 圖 2.3 檢光二極體各成分之頻率響應

2.2 等化器相關研究簡介

2.2.1 使用斜率偵測器的單迴圈可適性等化器架構

在圖 2.4[3]中，使用了截波器(Slicer)來得到參考訊號，並利用斜率偵測器 (Slope Detector)攫取高頻的資訊。斜率偵測器將參考訊號及輸入訊號的斜率取 出後，將兩者的差異經過一個比較器放大，再產生控制電壓，進而對訊號作補償。 但此種架構的缺點是斜率偵測器會對訊號作嚴重的衰減，大幅減低系統的迴圈增 益。因此無法做出精準的補償‧ Data in Slope Detector Slope Detector Data out EQ filter Slicer Buffer

Vs

Vi+

Vi-VDD

7

2.2.2 使用高低通濾波器的雙迴圈可適性等化器架構

圖 2.5 的架構[4]將高頻補償與低頻補償的迴圈分開，由高通濾波器組成的補 償迴路負責對檢光二極體的高頻衰減作補償；而由低通濾波器組成的補償迴路則 是負責補償因為電纜長度不同造成的振幅衰減，此低頻補償迴路用來避免電路對 高頻做過度的補償‧此雙迴路的作法改善了前一個架構的精準度‧但由於此架構 中使用了濾波器及整流器來取得訊號強度的資訊，因此迴圈增益仍舊不足‧另 外，架構中的兩個迴路在等化器運作中互相影響的關係強烈，因此造成此種架構 精準度不佳的原因‧ Data in Data out CMP Buffer LPF HPF LPF HPF EQ filter 圖 2.5 使用高低通濾波器的雙迴圈可適性等化器架構

2.2.3 使用高低通濾波器的單迴圈可適性等化器架構

圖 2.6 的單迴圈架構[5]概念為分析隨機位元串流(Random Bit Stream)的訊 號強度(Signal Power)分佈，並取出讓高頻及低頻強度相同的分界頻率，以此作 為高通及低通濾波器的截止頻率(Cutoff Frequency)，圖中此截止頻率是 0.28 倍 的訊號速度。此架構雖然少了雙迴圈的相互作用缺點以及降低輸入振幅對於高頻 補償的影響，但缺點是當輸入振幅過小時，仍舊會面臨迴圈增益不足的問題。表 2.1 是可適性電路相關研究發展比較表。

8 Data in LPF HPF Data out EQ filter Buffer 圖 2.6 使用高低通濾波器的單迴圈可適性等化器架構 [3] [4] [5]

Technology 150-GHz SiGe 0.18μm CMOS 0.13μm CMOS

Data Rate 10Gb/s 3.5Gb/s 20Gb/s

Supply Voltage 3.3V 1.8V 1.5V

Power 155mW 80mW 60mW

BER N/A N/A 10-15

Area 810μm×870μm 480μm×730μm 800μm×250μm

9

第三章 3.125 Gb/s 的單晶整合光接收器設計

3.1 研究動機

在短距離的資料傳輸應用中(如區域網路、晶片間的連線)，因為通道無法被 共用，且光偵測器(optical detector)多以 GaAs 或 InP-InGaAs 等昂貴的方式實 現，因此對於單一使用者而言，其成本相當高昂‧

為了降低短距離資料傳輸的花費，我們傾向使用低成本的塑膠光纖、雷射和

標準製程。然而，低成本的塑膠光纖其直徑為50μm，其雷射光點的直徑大小也

會落在此值附近，使得檢光二極體(Photo-Diode)的面積將被限制在50μm×50μm

左右。因此在製程方面為了降低成本，將整個光偵測器整合進主流的 CMOS 製 程裡。這樣的整合可大幅減輕接地彈跳(ground bounce)、鎊線(bond wire)、靜 電防護(ESD)等所引起的問題。 此外，電路的輸入端 RC 時間常數決定了系統的主極點(dominant pole)，而 整合進晶片裡的檢光二極體其電容已知且固定，故增進了系統的穩定度；電路輸 入端減少了額外的對外連結，原先路徑上所耦合進的環境雜訊都可以避免。 然而，在現今的 CMOS 技術下所實現的積體光偵測器，其傳輸速率約為 10Mb/s 的數量級左右。如此慢的速率是因為矽材料本身的緣故，長波長的光打 入檢光二極體時將在矽的深處產生擴散載子(diffusion carriers)，此緩慢擴散至空 乏區的載子限制了整體的速率。 因此在這次的研究裡，為了提升檢光二極體的速度，並且在低成本的前提之 下，我們傾向於盡量增加空乏區區域的方法‧於是，檢光二極體的結構與偏壓方 式便是一個方向‧研究中，我們將以現今標準的 CMOS 製程實現一整合了檢光 二極體的光接收器，並以一內部產生的大的負壓來提供檢光二極體一個 10V 的 逆偏壓，以增加空乏區的厚度來改善檢光二極體的頻寬，另外還使用等化 (equalization)的技巧補償 CMOS 檢光二極體先天的緩慢速率，如此一來可兼顧 低成本和高速率、高整合性的優點。

3.2 檢光二極體結構與模型建立

3.2.1 檢光二極體結構

此次研究使用的檢光二極體為第二章第一節所提到的 N-well/P-substrate 類

10

型的改良版，不同之處在於加入了 Deep N-well 層，而加入 Deep N-well 層的好 處在於增加縱切方向 PN 接面的空乏區面積，如圖 3.1(b)所示‧ 當能量大於材料能隙的入射光射入檢光二極體時，會在 P 型基板、空乏區 及 N 型井分別產生電子電洞對，光電流即為這三股電流的總和‧因為空乏區的 飄移載子由兩端的電場所收集，故有較快的速度。N-well 和 P-substrate 的載子 由擴散的方式收集，其中 P 型基板的載子所需擴散的距離較長，因此有較慢的 速度。當波長為 850nm 的光射入 CMOS 檢光二極體時，其穿透深度約為10μm， 因此大部分的載子都在 P 型基板處產生，其緩慢的擴散載子使得整體頻寬只有 MHz 的等級，且其增益有著緩慢的下降。 因此若是因為空乏區面積的增加使得飄移載子的比例增加而擴散載子的比 例減少，那麼檢光二極體頻寬就可以因此得到改善‧ Nwell/Psubstrate N+ P substrate P+ P+ Depletion region Nwell Nwell/D-Nwell/Psubstrate N+ D-Nwell P substrate P+ P+ Depletion region Nwell (a) (b) 圖 3.1 (a)N-well/P-substrate 型 與(b)N-well/D-N-well/P-substrate 型之檢光二極 體剖面圖 圖 3.2 為 檢 光 二極 體 中 N-well 不 同的排 列方式，相較 於傳統 多指式 (multi-finger)的排列方式(圖 3.2(a))，這次採用的二維陣列式(2-D array)排列(圖 3.2(b))可以更增加橫向 PN 接面的空乏區面積，因此頻寬可以更進一步得到改 善‧在檢光二極體頻率響應獲得改善後，後級等化器(Equalizer)便不需提供太多 高頻補償，電路即可達到預定的頻寬，如此一來靈敏度(sensitivity)便可得到改 善‧所以這次設計的是二維陣列式的 N-well/Deep N-well/P-substrate 檢光二極 體‧考量雷射的光點大小(spot size)後，決定檢光二極體面積為 70μm×70μm， 避免太小的檢光二極體面積造成光能量的損失以及避免太大檢光二極體面積造 成多餘的電容負載效應。此次設計面積約產生 0.8pF 的電容值‧圖 3.2(c)為不同 檢光二極體架構及排列方式的量測結果，在頻率響應方面，可以看出架構影響頻 寬的因素最為強烈，而排列方式的不同並沒有對頻寬有太大的影響；而在考量直 流響應率之後，最後我們選擇有 Deep N-well 層的檢光二極體來接收光訊號‧ 另外，因為此製程表皮不能夠受光，一旦受光，基板的緩慢擴散載子比例將 會增加，降低檢光二極體頻率響應，使得後級等化器(Equalizer)需要花費更多的 高頻補償，電路才能達到預定的頻寬，其代價便是高頻雜訊增加，因此降低電路

11 的靈敏度‧故在電路佈局(layout)時我們在檢光二極體周圍利用金屬圍一圈防護 環(guard ring)做為擋光的功能，避免入射光照射到檢光二極體以外的區域而影 響靈敏度‧ (a) (b) DNW_2D Array DNW_Finger NW_2D Array NW_Finger 圖 3.2(a)多指式 與(b)二維陣列式之檢光二極體俯視圖 (c)檢光二極體之頻率響 應以及直流響應率的比較

12

3.2.2 Medici 模擬及 ADS 模型建立

為了能將檢光二極體與後端電路設計整合，頇萃取這次研究裡所使用的標準 CMOS 製程檢光二極體的頻率響應並建立模型。圖 3.3 為電路模擬時使用的檢 光二極體的頻率響應模型和 Medici 之模擬的比較，執行 Medici 模擬的條件為 850nm 的入射光波長以及 10V 的逆偏壓條件。 圖 3.3 Medici 模擬和 ADS 模型對應圖

3.3 光接收器架構簡介及設計概念

3.3.1 等化器設計概念

在元件模擬軟體 Medici 的實驗中，發現不同頻率響應的入射光，其頻率響 應的差異主要來自於生成於基板的緩慢擴散載子響應，與高速飄移載子或後端電 路 RC 時間常數較無關係，因此等化器的設計為了能夠因應不同的輸入頻率響應 做調整，因此利用一個加成控制器來混合不同比重的高頻補償量，進而達到可適 性補償的目的，如圖 3.4 所示，圖中的增益響應模擬反應出不同比例的調整，影 響的範圍主要是擴散載子的響應範圍‧

13 圖 3.4 設計概念

3.3.2 光接收器架構簡介

此次設計的光接收器架構如圖 3.5 所示，首先光訊號由大逆偏的檢光二極體 接收產生光電流，之後經過包含轉阻放大器在內的主要路徑(Main path)轉換成放 大的電壓訊號並且消除直流偏移，再由斜率控制器(Slope controller)內的斜率偵 測器(Slope detector)偵測出斜率資訊，並利用比較器與一個由 VSC控制的參考 斜 率 來 進 行 斜 率 的 閉 迴 路 控 制 ‧ 而 仿 製 路 徑 (Dummy path) 則 利 用 前 饋 (feed-forward)的方式偵測訊號的峰值，並經由一個比較器與一個參考電壓 Vref3 來進行振幅的控制，此種前饋式的偵測方式可以有效地降低傳統雙迴圈架構中， 兩個迴圈相互干擾嚴重的效應‧此次設計的仿製路徑由於是主要路徑中電路的複 製，因此仿製路徑與主要路徑有著相同的直流增益‧另外，值得注意的是直流增 益控制方面不能使得主要路徑上的訊號產生限幅(limiting)的現象，否則會使得訊 號的斜率資訊錯誤而產生錯誤的高頻補償量‧

14 圖 3.5 光接收器架構圖 再來談討論的是斜率偵測器的概念，為了進行高頻補償，我們必頇適當地擷 取出高頻相關的資訊，而鑑於傳統可適性架構利用整流器當作斜率偵測器使得斜 率訊號微弱的缺點，因此此次斜率偵測器的設計理念傾向於加強偵測到的斜率訊 號的強度‧概念上，即是將斜率資訊轉換成數位訊號並進行控制，圖 3.6 即為本 次斜率偵測器的設計概念，從時序圖中即可清楚地得知斜率針測器偵測斜率資訊 並轉成數位訊號的方法‧而從(公式 3.1)可以看出當我們控制斜率資訊∆T，便是 在對訊號的斜率作控制的動作‧另外，(公式 3.1)成立的條件為訊號振幅大於兩 個參考電壓的差異量，因此在設計上需適當地設計兩個參考電壓值‧ 圖 3.6 斜率偵測器概念圖 (公式 3.1) 接著我們討論振幅偵測的概念‧由於斜率偵測器的工作條件發生在訊號振幅 大於兩參考電壓差時，因此為了在不同強度的光訊號條件下，都能提供足夠的訊 號振幅使斜率偵測器能夠正常操作，於是需要一個能夠進行直流控制的仿製路 徑，此仿製路徑採用前饋控制的方法來避免雙迴圈交互影響的缺點，如圖 3.7。 再來談到仿製路徑如何取得直流資訊的方法‧首先，由於檢光二極體在”0” 的訊號下產生的電流振幅約為零，因此在不同光強度的條件下，檢光二極體產 生”1”的訊號的電流振幅就會跟輸入光強度有關係，所以檢光二極體先天上存在 一直流偏移電流(IDC)，此直流偏移電流值約為檢光二極體產生”1”的訊號的電流 振幅與產生”0”的訊號的電流振幅的帄均‧於是，主要路徑上等化器電路前端的 偏移消除迴圈(offset cancellation loop)一方面消除了主要路徑的直流偏移量，另 一方面也保存了訊號電流振幅相關的資訊‧藉由複製偏移消除迴圈中的直流偏移

15 補償電流到仿製路徑上，仿製路徑於是得到訊號振幅相關的資訊，如圖 3.8 所示 為仿製路徑上直流位準與主要路徑上訊號的關係圖‧由於仿製路徑上的直流位準 即為主要路徑上訊號的鋒值，因此控制仿製路徑的直流訊號即可控制主要路徑上 訊號的振幅大小‧另外，整個仿製路徑完全是以電路的直流位準為對象作操作， 因此有著很大的增益。 圖 3.7 仿製電路示意圖 圖 3.8 仿製電路之行為操作概念圖

3.3.3 負壓產生器設計概念

此次負壓產生器是以 Dickson charge pump[11]為基底來設計，而 Dickson charge pump 的概念類似電壓加倍器(Voltage doubler) [6]，是利用開關的交互切

16 換以及電容瞬時跨壓保持不變的特性，使輸出電壓達到輸入電壓的兩倍，如圖 3.9 所示‧在 phase I 時，電容正負端分別接到 VDD與 GND，因此電容此時跨壓 為 VDD；而當 phase II 時來臨時，開關的切換使得電容的負端由 GND 切換到 VDD，由於電容瞬時跨壓保持不變的關係，因此此時電容的正端呈現的電壓值就 變成 2 倍的 VDD‧利用此一電壓加倍器的概念串聯 N 級並使相連兩級的開關狀 態相反，即可在輸出端得到 N 倍 VDD的輸出電壓的結果‧ VDD Cc Vout = 2VDD VDD Phase II VDD Cc _VDD Phase I t Vout VDD 2VDD 圖 3.9 電壓加倍器工作示意圖

3.3.4 負壓產生器架構簡介

圖 3.10 為此次負壓產生器的功能區塊圖(functional block)，負壓產生器核心 為串聯 8 級的增強式電荷轉移區塊(Boosted CTB)，而用來驅動電荷轉移的時脈 則 由 環 震盪 器 (ring oscillaror)[7] 產 生 一組時 脈 ， 再經 過 非重 疊時 脈 產 生 器 (non-overlapping clock generator)[17]產生所需的四組時脈‧另外，為了提升低 輸入負載電流時的功率效率，從輸出端建立一條回授路徑來自動判斷何時需要切 換時脈頻率‧ Frequency divider Clk_in NOV_CLK Boosted CP VPD Voltage divider VREF VFSW Ring oscillator 圖 3.10 負壓產生器架構簡介圖

17

3.3.5 負壓產生器輸出與 NMOSFET 的關係

在這次的研究中，因為負壓產生器產生的負壓要直接提供給檢光二極體以使 得檢光二極體處於大逆偏狀態，因此負壓產生器的輸出端會直接接到 P 型基板 上，使得 P 型基板呈現負壓狀態‧ 因為 P 型基板是呈現負壓的狀態，所以若是 NMOS 的基極直接連接到 P 型 基板上，那麼 NMOS 將會面臨閘級氧化層崩潰(Gate oxide breakdown)的問題‧ 因此，如圖 3.11 所示在 NMOS 結構中加入了 Deep N-well 層，目的在於使 NMOS 本身的基極(body)能夠跟 P 型基板做隔離的動作，避免 NMOS 的閘基級跨壓過 大而造成崩潰現象，所以在這次的研究中所有的 NMOS 都有加入 Deep N-well 層來與 P 型基板做隔離；而在 PMOS 中因為基極本來就與 P 型基板是分開的， 所以 PMOS 不會有問題‧

圖 3.11 加入 Deep N-well 的 NMOS 結構圖

3.4 電路設計

3.4.1 轉阻放大器

檢光二極體在逆偏(reverse-biased)狀態下，照光會產生一光電流訊號，因 此我們需要設計一轉阻放大器來接收此光電流訊號，並將之轉換為電壓訊號以供 後級進行後續的處理‧為了增益與雜訊的考量，我們以共源級採電壓-電流負回 授(shunt-shunt feedback)的架構來實現，其一階模型如圖 3.12 所示‧

18 -A RF CPD Iin Vout 圖 3.12 共源極轉阻放大器一階等效模型

1

A

C

R

s

1

R

1

A

A

T

PD F F z













_{(公式 3.2)} PD F 3dB

C

R

1

A

2π

1

f

_







_{(公式 3.3)} 由於架構採電壓-電流負回授的緣故，因此我們利用增加開迴路增益的方法 來同時降低輸入以及輸出阻抗，輸入阻抗的降低能夠提高輸入端極點的頻率以提 升頻寬；而輸出阻抗降低則是能夠獲得增加對後級驅動能力的好處‧ 為了提升轉阻放大器的頻寬，在此我們採用多級放大(Multi-stage)的方式來 實現，如圖 3.13(a)所示為一個三級串接的轉阻放大器，設計規格如表 3.1，而為 了達到增益與穩定度的要求，我們加入 Rx1電阻來控制穩定度，如圖 3.14 所示， 穩定度是由 ωt與 ωp2的距離來決定，當 RF降低時發現 ωt會增加，若 ωp2不受 RF影響時因ωt的增加使ωt與ωp2的距離縮短，如此相位邊限(phase margin)會 降低，因此我們加入 Rx1電阻來適當的控制 ωt與 ωp2的距離，以解決穩定度問 題‧另外，當 RF增加時 ωt往低頻移動，造成放大器的頻寬減少，圖 3.15 所示 即為 RF與轉阻放大器頻寬的關係圖‧為了適當設計放大器，我們需要對放大器 做小訊號分析，由圖 3.13(b)可以推導出放大器的轉移方程式(公式 3.4)，若忽略 輸出端的極點及電路零點效應，可以得到自然頻率(ωn)(公式 3.5)及阻尼因數 (ζ)(公式 3.6)，那麼對於給定的頻寬，0.7×Data Rate[7]，我們可以先決定 ωt再 配合自然頻率及阻尼因數來決定電路其他參數‧ 1) C ](sR g ) C s(C C C R [s 1) g (sC R R )g g (g (s) V (s) V out D m3 Y X Y X x1 2 m3 X D x1 m5 m2 m1 i T IA out,         (公式 3.4) Y X x1 m3 n C C R g ω  (公式 3.5)

19 Y X x1 m3 Y X C C R g C C 2 1 ζ  (公式 3.6) (a) Vi (gm1+gm2)Vi CX Vgs3 Rx1 gm3Vgs3 CY Vgs5 gm5Vgs5 RD Vout,TIA (b) 圖 3.13 (a)轉阻放大器 (b)開迴路小訊號等效電路 圖 3.14 迴路增益

20

圖 3.15 轉阻放大器頻寬與回授電阻 RF關係曲線

靈敏度在轉阻放大器的設計上是一項重要的規格，若靈敏度越好，代表光接 收器能夠接收越長距離所傳來的訊號‧一個轉阻放大器通常會以它的輸入端等效 雜訊電流(input-referred noise current)來計算靈敏度，在相同強度的輸入光電流 條件下，越小的輸入端等效雜訊電流代表靈敏度的表現越好，因此在設計上必頇 盡可能地降低輸入端等效雜訊電流的值‧ 對於轉阻放大器上各元件的雜訊造成的影響，可將其在輸入端等效具有一個 雜訊輸入電流源，此電流源的計算可以參考[7]並將之列出如(公式 3.7)，由公式 可以看出雜訊電流的大小主要由轉阻放大器回授電阻 RF、輸入端寄生電容 CT 以及放大器第一級轉導值所決定，所以為了得到好的靈敏度，必頇在頻寬足夠的 條件下，盡可能地增加 RF的阻值以減少回授電阻造成的熱雜訊，同時因放大器 第一級直接影響輸入端，因此必頇將第一級的轉導值放大來降低電路造成的雜訊 [8]，使轉阻放大器具有較佳的靈敏度表現‧轉阻放大器消耗功率為 25.1mW‧ ] )R g (g ) C R (ω 1 γ R 1 4kT[ I ₂ F m2 m1 2 T F F T IA in, n, 2       (公式 3.7) Target Requirement CPD 0.8pF 0.8pF Gain 74dBΩ RF>5kΩ BW 2.2GHz >2.2GHz Ao 42 >42 表 3.1 轉阻放大器設計規格表

21

3.4.2 單端對雙端轉換級(Single-to-Differential ,S2D)

此次設計的轉阻放大器為單端輸出型式，而為了提高訊號對供應電壓的雜訊 免疫力以及降低基板雜訊(substrate noise)對電路的影響，我們透過單端對雙端 轉換級將訊號轉成差動形式，圖 3.16(a)為電路的行為模型，在電路中加入一個 不照光的仿製轉阻放大器(dummy TIA)是為了提供 S2D 輸入端一個直流準位， 而由於檢光二極體照光產生的光電流先天存在一個隨著不同輸入光強度而改變 的直流偏移量，故為了提高系統的動態範圍，在 S2D 輸出端建立一個直流偏移 消除迴圈(DC offset cancellation loop)，圖 3.16(b)的模擬可以看出直流偏移消除 前後的差異‧另外，因為仿製轉阻放大器只提供一個直流準位，為了靈敏度的考 量我們在仿製轉阻放大器輸出端加入一個低通濾波器來降低此仿製電路帶來的 雜訊影響‧圖 3.16(c)為電路的實現方式，以 Cherry-Hooper 架構[7]為基底加上 米勒負電容 CF來維持所需要的頻寬‧此轉換級消耗功率為 2.6mW‧ RF RF VPD S2D Vout

DC Offset cancellation loop

(a)

Before DC offset cancellation After DC offset cancellation

22 M1 M2 M3 M4 R1 R1 R2 R2 R3 R3 From TIA CF C_F From dummy TIA (c) 圖 3.16 (a)單端對雙端轉換級電路模型 (b)直流偏移消除前後的差異 (c)轉換級 電路架構

3.4.3 可調式等化器

在這次的應用中，由於檢光二極體對於不同逆偏條件有著不同斜率的增益下 降響應，故我們創造兩種不同程度的高頻補償，並以加成的方式做補償調整，如 圖 3.17 所示，上端路徑擁有大量的高頻補償，目的是為了解決檢光二極體中大 量的基板緩慢擴散載子所產生的效應，故以一級多頻帶補償式源級退化級來實 現；無高頻補償的下端路徑存在的理由，一為建立高頻補償程度的下限，另一則 為使訊號在進入加成控制器前的延遲時間相等，以減少相位抖動量(jitter)‧另外， 考慮到迴圈控制的線性度，設計之高頻補償範圍必頇涵蓋不同逆偏條件下增益響 應 的 變 化 範 圍 ‧ 兩 路 徑 的 加 成 比 例 由 加 成 控 制 器 (Interpolation Weighting Controller)中的 EQctrl 訊號來控制，此值越高，加成控制器的高頻補償能力越強‧

23 圖 3.17 可調式等化器 上端路徑的多頻帶補償式源級退化級的概念是使源級的阻抗值隨著頻率增 加而減少，當源級阻抗減少時，放大器的增益就會提升，如此一來便能得到一個 可以隨著頻率增加而增加的增益響應，因此能夠用來進行高頻補償‧ 圖 3.18 所示為退化級的半電路，半電路中的 Zs阻抗若能達到隨著頻率增加 而阻抗減少的功能，那麼放大器的增益響應將能進行高頻補償。(公式 3.8)為半 電路的轉移函數(transfer function)，將 Zs 代入(公式 3.8)並假設 gm 很大且 RS=RD，經過整理可得(公式 3.9)， 在(公式 3.9)將 s=0、s=jω、s→∞代入可以 看出當頻率增加時，源級退化級的增益也會隨之增加‧ RS R1 C1 R2 C2 R3 C3 Vin RD CL Vout ZS 圖 3.18 多頻帶補償式源級退化級半電路

24 o S m D in out v r || Z g 1 R V V A     (公式 3.8) ] C sR 1 C sR C sR 1 C sR C sR 1 C sR [1 ) s ( V V 3 3 3 D 2 2 2 D 1 1 1 D in out         (公式 3.9) 3 D 2 D 1 D s in out 2 3 2 3 2 3 D 2 2 2 2 2 2 D 2 1 2 1 2 1 D jω s in out 0 s in out R R R R R R 1 (s) V V C R ω 1 C ωR C R ω 1 C ωR C R ω 1 C ωR 1 (s) V V 1 (s) V V                  (公式 3.10)為源極退化級中電阻電容值的一階估計，利用此估計公式我們可 以計算出不同頻率下所需補償的增益量‧公式中 ΔdB,n 為在第 n 個頻率時的高 頻衰減量。頇注意的是此為半電路的電阻電容公式，換算成差動電路時需作相對 應的轉換‧而(公式 3.11)則為此源極退化級可補償的最大範圍‧另外，考慮到系 統訊號雜訊比(Signal to Noise Ratio, SNR)的因素，在設計上 Rs的值不可過大， 避免因為直流增益下降太多使得 SNR 降低‧ 1,2,3 n , R f 2 1 C 10 10 R R , f f f f n n n 20 1) (n ΔdB, 20 n ΔdB, D n 3 1 n min max min n               _   (公式 3.10) | ) r || (R g 1 | 20log r || R g 1 R -20log | R g | 20log A A 20log A Δ : boosting Maximum o S m o S m D D m min v, max v, v      (公式 3.11) 加成控制器的設計採用折疊(folded)的方式以避免頭部空間(headroom)的限 制，此外等化器控制電壓(EQctrl)的變化因為不會影響兩條輸出電流的總和，所

25 以等化器的輸出電壓準位不會因為控制電壓的變動而受到影響，進而影響迴圈控 制的精準度‧圖 3.19 所示為加成控制器控制電壓對輸出電流的轉換曲線，圖中 可看出在任一 EQctrl 電壓下，兩電流的總和都相同‧ 0 1.2m 2.4m 0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 EQctrl(V) Current(A) I1 I2 圖 3.19 加成控制器控制電壓對輸出電流轉換曲線 此外，在等化器輸出端我們進一步地使用了主動式電感[7]來增加頻寬，主 動式電感的原理如圖 3.20(a)所示，在 gm 大於 1/RS的條件下，圖中 Zin的阻抗 會隨著頻率增加而增加，等效上可用以補償高頻的衰減，等效電路如圖 3.20(b)， 圖 3.20(c)則是加入主動式電感前後的頻寬比較，可以看出加入後頻寬由 1.4GHz 增進到 2.2GHz‧ RS CS Zin Zin gm 1 RS RSCS 1 gm CS ω (a) L R1 R2 Zin L= gm CS RS ( 1 ) gm R1=RS 1 gm R2= 1 gm (b)

26 (c) 圖 3.20 (a)主動式電感示意圖 (b)等效電路 (c)加入主動式電感前後的頻寬差異 圖 3.21 為不同等化器控制電壓下，等化器輸出的頻率響應圖，當控制電壓 上升時，高頻增益隨之上升而低頻增益下降‧最大高頻補償能力為 1.8GHz 時補 償了 25dB，此補償大於 850nm 光波長響應在 1.8GHz 的衰減(17.8dB)‧而低頻 增益的變化則可以提供後級可變增益放大器一個設計的範圍‧圖 3.22(a)為經過 等化器補償過後 850nm 光波長的頻率響應，補償過後的濾波器通過帶抖動 (fillter’s pass-band ripple)有效的維持在正負 3dB 內，對於眼圖的高度及寬度之 影響小於 10%‧而圖 3.22(b)為補償前後群體延遲(Group Delay)的模擬，補償前 的群體延遲差距有 12ns，表示相位抖動量相當嚴重；而補償之後的群體延遲差 距縮小到 63ps，表示相位抖動量獲得很大的改善‧可調式等化器消耗功率為 13.4mW‧

27 (a) 10k 100k 1M 10M 100M 1G 0 50p 100p 0 5n 10n frequency(Hz) (log) T d e la y (s ) T d e la y (s ) 12.1ns 0ns 71ps 134ps (b) 圖 3.22 (a)等化器補償前後的頻率響應 與(b)群體延遲

3.4.4 可變增益放大器

在現有文獻中，可變增益放大器的作法有改變偏壓電流[9]，或是改變負載 電阻[10]等‧在此採用 Cherry-Hooper 放大器[7]搭配源級回授(source feedback)

的概念來執行‧源級回授的優點有(1)改變源級回授阻抗 RS 即可改變放大器增 益，不會影響訊號路徑上的 RC 時間常數；(2)因為有著負回授的關係，因此放 大器的頻寬表現較佳‧Cherry-Hooper 放大器由一個轉導放大器及一個轉阻放大 器組成，藉由轉阻放大器輸入及輸出阻抗低的特性，將內部極點拉遠以達到高速 的目的‧此外，在 gm很大的前提下，電路增益約為回授電阻和源級電阻的比例， 故對製程和溫度的飄移有較大免疫力，圖 3.23(a)為其電路架構‧為了系統上的 應用，我們疊接三級的可變增益放大器來做增益的控制，圖 3.23(b)為三級可變 增益放大器的頻寬與增益關係曲線，可以看出可調增益範圍為-5dB ~ 30dB，頻

28 寬皆大於 2.5GHz‧此次設計的可變增益放大器總消耗功率為 12.4mW‧ Vin VGActrl VGActrl RF RF RS RS Vout (a) (b) 圖 3.23 (a)可變增益放大器電路圖 (b)頻寬與增益關係曲線圖

3.4.5 斜率控制器

在本次設計的斜率控制器中包含了斜率偵測器以及電流比較器，前者用於偵 測訊號的斜率資訊，而後者則是進行斜率的控制‧斜率偵測器是以差動轉導放大 器(Transconductance Amplifier)為基底來進行設計，而為了解決迴圈增益不足的 問題，在設計上我們降低轉導放大器的過驅電壓(Overdrive Voltage,Vov)，使轉 導放大器有趨近於理想的數位操作方式‧圖 3.24 為轉導放大器電壓電流關係曲 線圖，在本次設計上必頇使 Vlinear極小以趨近理想數位操作模式，而為了斜率偵 測器增益的考量， IBias 理想上也必頇極大以降低穩定狀態誤差(steady-state error)的誤差值‧

29 V1 V2 I1 I2 IBias V1-V2 I1-I2 IBias Vlinear IBias 圖 3.24 斜率偵測器之電路設計原理 圖 3.25 為本次設計的斜率控制器，斜率偵測器將輸入訊號與兩個參考電壓 (Vref1、Vref2)進行比較之後以電流的形式取出斜率的資訊‧ 圖 3.25 斜率偵測器及電流比較器

在斜率偵測器擷取正確斜率資訊期間(Vref1≦Vin+,Vin-≦Vref2)，I1 電流為四

個轉導放大器輸出電流(IA,IB,IC,ID)所匯集而成，而這四條電流因為只有相位上的

差異，所以它們可以進行相加的動作，如圖 3.26 所示‧另外，I2電流則為 IA,IB,IC,ID 四條電流的反向電流所組成‧

30 Vref2 Vref1 Vin -Vin+ IA IB IC ID charge noncharge charge 圖 3.26 電流相加原理 輸入訊號經過斜率偵測器後，可以得到兩組電流(圖 3.25 之 I1、I2)，在圖 3.26 的電流相加示意圖中可以得知，在非充電(noncharge)週期間 I1及 I2的電流 量相等，而在充電(charge)週期間 I2電流為零， 因此當 I1及 I2經電流比較器多 個電流鏡之後，在充電週期間 I1會對輸出端的電容充電，而在非充電週期間因為 I1及 I2相等，所以不對輸出電容做充放電動作‧另外，在電流比較器中存在一個 斜率控制電流(ISC)，此斜率控制電流與 I1的帄均電流會對輸出端的電容進行充放 電的拉鋸，當等化器對高頻做越多補償時，訊號斜率的絕對值越大，因此充電週 期減少而非充電週期增加，使得 I1的帄均電流減少，在時間趨近於無限大時，使 得輸出端能夠達到充放電帄衡‧換句話說，斜率控制電流是用來決定等化器補償 幅度的機制‧另外，電流比較器的輸出端放置一個大電容來製造控制斜率迴圈的 主極點‧圖 3.27 為將不同斜率的訊號輸入斜率偵測器後得到的電流差異(I1-I2)結 果，當斜率越小時，電流差異值越大，此結果和所要求的斜率偵測器功能相符‧

31 39.8n 40.0n 40.6n 39.4n 39.6n 40.2n 40.4n 39.2n 0.7m 0.8m 0.9m 1.0m 1.1m 1.0 1.1 1.2 1.3 1.4 Time(s) Id if f( A ) In p u t S ig n a l( V ) 40.0n 40.8n 39.2n 39.6n 40.4n 41.2n 0.7m 0.8m 0.9m 1.0m 1.3m 1.1m 1.2m 1.0 1.1 1.2 1.3 1.4 Time(s) Id if f( A ) In p u t S ig n a l( V ) Vref1 Vref2 Vref1 Vref2 圖 3.27 斜率偵測器行為模擬 另外，斜率偵測器中兩個參考電壓(Vref1、Vref2)的差值亦會影響斜率資訊 的時間差異，當參考電壓差距越大時，斜率資訊的時間差異就越大‧圖 3.28 的 模擬結果說明此一概念，因此以迴圈增益的觀點，會採用較大的參考電壓差距‧ 斜率控制器消耗功率為 2.9mW‧ 圖 3.28 參考電壓差距對輸出電流差異之關係曲線

32

3.4.6 仿製路徑

仿製路徑只有對直流訊號做處理，所以對於雜訊及速度的要求不高，這邊我 們處理的問題是耗電量，因此在設計時，仿製路徑中轉阻放大器、單端對雙端轉 換級、等化器及可變增益放大器的電流源皆設計為主要電路的五分之一，為了維 持電路的等效性，頇同時將這三個電路中的 MOS 的長寬比變為原本的五分之 一，並將電阻乘上五倍，如圖 3.29‧另外，由於仿製路徑不需做任何高頻處理， 因此那些在主要路徑中做高頻處理的相關元件，都會在仿製路徑中被除去，以達 到節省面積的目的‧最後，圖 3.30 模擬結果顯示仿製路徑能夠執行正確的電路 行為‧仿製路徑上的電路的總消耗功率為 16.4mW‧ 圖 3.29 仿製路徑尺寸設計 圖 3.30 仿製路徑之功能模擬

33

3.4.7 誤差放大器

誤差放大器經常置於負回授路徑上，如仿製路徑中的輸出端，使用了一個誤 差放大器來偵測 VGA 的輸出直流電壓和目標參考電壓(Vref3)的差異，因此放大 器的增益值直接影響了迴圈增益‧在此電路中採用了負電阻(Negative resistance) 的技術用以提升誤差放大器的增益，如圖 3.31(a)所示，而在圖 3.31(b)顯示的是 使用負電阻技術前後的增益差異，使用負電阻技術前直流增益為 55dB，而加入 負電阻技術後直流增益提升為 79dB，大大提升了電路的增益值‧另外，誤差放 大器的輸出端電容用來決定系統中直流控制迴圈的主極點‧此誤差放大器消耗功 率為 0.6mW‧ Vin+ Vin-CL Vout Negative resistance (a)

w/ negative resistance(DC gain=79dB)

w/o negative resistance(DC gain=55dB)

(b)

34

3.4.8 迴圈行為

在這次設計的光接收器中，存在兩個控制迴圈，分別是進行高頻增益補償的 控制迴圈與進行低頻增益補償的控制迴圈‧控制系統要能正常操作，頇使控制的 轉換曲線(transfer curve)呈現單調性(monotonic)，圖 3.32 為取得此次設計中兩 個控制迴圈轉換曲線的示意圖，圖中的控制電壓(EQctrl、VGActrl)都是以開迴路 的方式來進行改變‧改變 EQctrl 控制電壓並觀察 Idiff,avg輸出值可以得到高頻補

償迴圈的轉換曲線；而改變 VGActrl 控制電壓並觀察 VGAMain+的鋒值變化可以

得到低頻補償迴圈的轉換曲線‧另外，為了確保系統的閉迴路行為不會產生震 盪，所以還做了相位邊限(Phase Margin)的模擬‧ S2D EQ VGA VPD EQctrl Idiff,avg Slope Detector VGAMain+ VGActrl Vopen Vsc Slope Controller 圖 3.32 控制電壓與其對應的控制輸出 圖 3.33(a)為訊號振幅與參考電壓差值(Vref2-Vref1)的比例為 5:4 時的斜率 控制轉換曲線，由於等化器控制電壓(EQctrl)是針對斜率偵測器的兩個輸出電流 差異(I1-I2)的帄均作改變，因此以輸出電流差的帄均為縱軸‧由圖 3.33(a)可以得 知斜率控制的轉換曲線呈現單調性遞減，因此迴圈控制可以正常工作‧ 圖 3.33(b)為直流控制轉換曲線，由於可變增益放大器控制電壓(VGActrl)是 針對訊號的振幅作改變，因此以訊號的峰值為縱軸‧由圖 3.33(b)可得到直流控 制轉換曲線呈現單調性遞增，因此迴圈控制可以正常工作‧ 圖 3.33(c)為相位邊限(Phase Margin)的模擬，輸入的 AC 訊號先經過檢光二 極體的頻率響應模型再送入後端放大級電路，之後從斜率控制器輸出端 Vopen觀 察開迴路的相位邊限‧模擬條件為兩個控制電壓設定在最佳補償點的補償條件之 下來進行‧從圖中可以看出仍然有 30 度的相位邊限，因此不會發生震盪的現象‧

35 (a) (b) 1k 10k 100k 1M 10M 0 -100 100 0 -50 -100 frequency(Hz) (log) G a in (d B ) P h a s e (d e g re e ) 0dB -150o -180o (c) 圖 3.33 (a)斜率控制轉換曲線 (b)直流控制轉換曲線 (c)相位邊限

36 以下的閉迴路暫態響應(transient response)模擬分別模擬改變光強度以及 加入雜訊來進行系統的模擬‧ 圖 3.34(a)為光波長 850nm 條件下，檢光二極體輸出光電流由 20µA 改變為 100µA 的暫態響應‧此圖顯示出當檢光二極體輸入光電流改變時，系統仍然可 以維持穩定‧圖 3.34(b)(c)為穩定狀態下的輸出訊號眼圖，顯示出當輸入光電流 改變時，系統輸出端的振幅仍然可以維持相同大小，表示低頻增益控制迴圈可以 正常地操作‧ VGActrl EQctrl IPD=20µA IPD=100µA 923mV 632mV 787mV 631mV 0 Time(s) 0 200m V o lt a g e (V ) 2u 4u 6u 8u 10u 12u 400m 600m 800m 1000m (a) (b) (c) 圖 3.34 (a)改變檢光二極體輸出光電流的暫態響應圖 (b)輸入光電流為 20µA 及 (c)100µA 的輸出訊號眼圖 圖 3.35 是分別在可變增益放大器控制電壓(VGActrl)以及等化器控制電壓

37 (EQctrl)中加入階梯電壓，並觀察兩個控制電壓的穩定情況，圖中顯示控制電壓 在階梯電壓干擾後仍然可以回到原本的穩定狀態‧ EQctrl VGActrl 0 Time(s) 0 200m V o lt a g e (V ) 1u 2u 3u 4u 5u 6u 400m 600m 800m 圖 3.35 系統對於控制雜訊電壓的暫態響應 圖 3.36 為系統自動補償迴路開啟前後的差異，在自動補償機制關閉的情況 下，因為等化器控制電壓(EQctrl)以及可變增益放大器控制電壓(VGActrl)都設為 零，因此眼圖的振幅相當小並且 ISI 的情況相當嚴重‧而在自動補償機制開啟後， 閉迴路補償的結果下，輸出眼圖有著較大的振幅以及消除 ISI 的結果‧ 補償前 補償後 圖 3.36 閉迴路補償開啟前後的輸出眼圖 圖 3.37 模擬電路不匹配的效應，將之等效成參考電壓差異的變化‧而電路 不匹配的效應在這邊主要是討論仿製路徑偵測訊號峰值的準確度，因為它將會影

38 響參考電壓差值與訊號擺幅的比例關係‧如圖 3.37，當參考電壓差異減少 50mV 時，斜率偵測器萃取出的斜率資訊變小，使得斜率控制器中電流比較器輸出端的 充電電流縮小，控制電壓(EQctrl)下降造成輸出眼圖有較大的訊號間干擾(ISI)； 反之，當差異增加 50mV 時，控制電壓上升使得輸出眼圖有較快的訊號速度， 訊號間干擾也較小，但無論增加或減少 50mV 的參考電壓差異，都能使輸出眼 圖解決大部分的訊號間干擾現象，因此斜率偵測器中因為峰值偵測不匹配造成的 參考電壓差異的容忍度大約為±50mV，換句話說，峰值偵測的錯誤容忍度大約 為±16%‧ 0 200p 400p 600p 800p 1n Time(s) -400m -200m 0 200m 400m V o lt a g e (V ) 0 200p 400p 600p 800p 1n Time(s) -400m -200m 0 200m 400m V o lt a g e (V ) (a) (b) 圖 3.37 (a)參考電壓差異減少 50mV 及(b)增加 50mV 的輸出訊號眼圖

3.4.9 負壓產生器

在負壓產生器的設計中，我們以 Dickson charge pump[11]為基底來實現， 然而在傳統式 Dickson charge pump 中因為傳輸電晶體(pass transistor)是由閘 (Gate)汲(Drain)相連的電晶體所構成，因此在電晶體進行電荷傳輸時將會面臨臨 界電壓(Threshold voltage)以及基底效應(Body effect)所帶來的電荷損失，因此 在傳統式 Dickson charge pump 中以一個增強式電荷轉移區塊(Boosted Charge Transfer Block)[12][13]取代閘汲相連的電晶體，來改善臨界電壓以及基底效應對 於電荷傳輸的限制‧圖 3.38 為增強式電荷轉移區塊電路圖，概念是利用預充電 晶體(pre-charge transistor)使得傳輸電晶體的閘極和汲極產生一個壓差，以及利 用兩個開關來適時地使電晶體的基極和源極相連，以解決基底效應的電荷損失‧

39 Vi Vo S1 S2 S1 S2 Pass transistor Pre-charge transistor 圖 3.38 增強式電荷轉移區塊電路圖 圖 3.39 所示為電荷轉移區塊中兩個開關的動作示意圖，在此先假設傳輸電 晶體的閘汲短路以簡化說明‧當 Vi<Vo 時，傳輸電晶體啟動使得電荷開始進行 傳送，此時 S1打開而 S2關閉，這個動作使得傳輸電晶體的源極端和基極端相 連接，消除了基底效應，而 S1打開避免了汲基極接面的順偏結果；另外，當 Vi>Vo 時，傳輸電晶體關閉，此時 S1關閉而 S2打開，這個動作使得傳輸電晶體的源 基極接面和汲基極接面都能夠避開順偏的結果‧另外，因為負電壓輸出是接到 P 型基板的原因使得 P 型基板電壓為負，因此在 Vi < Vo 及 Vi > Vo 的狀況下，N 型井(N-well)的電位都不會低於 P 型基板，因此 P 型基板與 N 型井(N-well)的 PN 接面不會產生順偏的風險‧ P+_(S) P+ G P+_(D) n+ _n+ N-well P-sub p+ Vi Vo S1 S2 Vi < Vo B P+_(S) P+ G P+_(D) n+ _n+ N-well P-sub p+ Vi Vo S1 S2 Vi > Vo B (a) (b) 圖 3.39 (a)Vi<Vo 及(b)Vi>Vo 的電荷轉移區塊示意圖 在傳統閘汲極相連的傳輸電晶體中，傳送的電荷會受到臨界電壓的限制，如 圖 3.40(a)所示，若疊接 N 級，那麼損失的電荷將為 N 倍的臨界電壓乘上電容值 (Cc)‧增強式電荷轉移區塊在傳輸電晶體的閘汲極間加入一預充電晶體，如圖 3.40(b)，此預充電晶體在傳輸電晶體準備電荷傳輸前，先預充一個電壓(Vx)在傳

40 輸電晶體閘極的電容上，這個電壓使得傳輸電晶體進行電荷傳送時能夠減低臨界 電壓的限制，若此電壓大於臨界電壓，那麼臨界電壓的限制將可以完全地獲得改 善‧ VDD GND Vth,p+Vc,N-1 = VC,N-1 (N 1)(VDD Vth,p) VC,N = N(VDD Vth,p) VC,N VC,N-1 Mp Cc Cc GND VDD CLK2 Mp Mb Vx VC,N Vth,p Vx Vx VC,N-1 Cc Cc = VC,N-1 (N 1)(VDD Vth,p Vx)≦ (N 1)VDD VC,N = N(VDD Vth,p Vx)≦ NVDD (a) (b) 圖 3.40 (a)傳統式 及(b)增強式電荷轉移區塊示意圖 圖 3.41 為負壓產生器等效電路圖[11]，其中 Vo,noload表示負載電流 IPD為零 時的輸出負壓，經過一連串改善電荷損失的步驟後，(公式 3.12)及(公式 3.13)為 改善電荷損失前後的負壓輸出公式，兩相比較下可以看出增強式電荷轉移區塊改 善了 N 倍臨界電壓的電壓損失，在設定相同的目標輸出負壓條件下，我們可以 用較少的疊接級數即可達成所需負壓，藉此達到節省面積和高功率效率的目的‧ 在負壓產生器的參數設定方面，當目標輸出負壓 Vo,noload以及最大負載電流 IPD,max決定後，由(公式 3.13)即可求出疊接級數 N，而為了不影響光電流訊號以 及適當的電容佈局面積，我們以[14][15][16]為參考來設計此次負壓產生器的操作 頻率 fCLK以及充電電容 Cc的數量級，分別為 100MHz 及 0.54pF‧圖 3.42 為電 容的佈局面積與負壓消耗功率對時脈頻率的關係圖，可以看出 100MHz 的時脈 頻率選擇較為恰當‧另外，預充電晶體、傳輸電晶體以及預充電容的設計必頇考 慮到雜散電容(stray capacitance)和啟動阻抗(turn-on resistance)的效應，而傳輸 電晶體和預充電容之間還需考慮電荷分享(charge sharing)效應，才能進行適當 的設計‧最後，在輸出端加上一個源級跟隨器(source follower)來降低輸出鏈波 (output ripple)的大小‧