Medici 模擬及 ADS 模型建立

為了能將檢光二極體與後端電路設計整合，頇萃取這次研究裡所使用的標準 CMOS 製程檢光二極體的頻率響應並建立模型。圖 3.3 為電路模擬時使用的檢 光二極體的頻率響應模型和 Medici 之模擬的比較，執行 Medici 模擬的條件為 850nm 的入射光波長以及 10V 的逆偏壓條件。

圖 3.3 Medici 模擬和 ADS 模型對應圖

3.3 光接收器架構簡介及設計概念

3.3.1 等化器設計概念

在元件模擬軟體 Medici 的實驗中，發現不同頻率響應的入射光，其頻率響 應的差異主要來自於生成於基板的緩慢擴散載子響應，與高速飄移載子或後端電 路 RC 時間常數較無關係，因此等化器的設計為了能夠因應不同的輸入頻率響應 做調整，因此利用一個加成控制器來混合不同比重的高頻補償量，進而達到可適 性補償的目的，如圖 3.4 所示，圖中的增益響應模擬反應出不同比例的調整，影 響的範圍主要是擴散載子的響應範圍‧

13

圖 3.4 設計概念

3.3.2 光接收器架構簡介

此次設計的光接收器架構如圖 3.5 所示，首先光訊號由大逆偏的檢光二極體 接收產生光電流，之後經過包含轉阻放大器在內的主要路徑(Main path)轉換成放 大的電壓訊號並且消除直流偏移，再由斜率控制器(Slope controller)內的斜率偵 測器(Slope detector)偵測出斜率資訊，並利用比較器與一個由 VSC控制的參考 斜 率 來 進 行 斜 率 的 閉 迴 路 控 制 ‧ 而 仿 製 路 徑 (Dummy path) 則 利 用 前 饋 (feed-forward)的方式偵測訊號的峰值，並經由一個比較器與一個參考電壓 Vref3 來進行振幅的控制，此種前饋式的偵測方式可以有效地降低傳統雙迴圈架構中，

兩個迴圈相互干擾嚴重的效應‧此次設計的仿製路徑由於是主要路徑中電路的複 製，因此仿製路徑與主要路徑有著相同的直流增益‧另外，值得注意的是直流增 益控制方面不能使得主要路徑上的訊號產生限幅(limiting)的現象，否則會使得訊 號的斜率資訊錯誤而產生錯誤的高頻補償量‧

14

圖 3.5 光接收器架構圖

再來談討論的是斜率偵測器的概念，為了進行高頻補償，我們必頇適當地擷 取出高頻相關的資訊，而鑑於傳統可適性架構利用整流器當作斜率偵測器使得斜 率訊號微弱的缺點，因此此次斜率偵測器的設計理念傾向於加強偵測到的斜率訊 號的強度‧概念上，即是將斜率資訊轉換成數位訊號並進行控制，圖 3.6 即為本 次斜率偵測器的設計概念，從時序圖中即可清楚地得知斜率針測器偵測斜率資訊 並轉成數位訊號的方法‧而從(公式 3.1)可以看出當我們控制斜率資訊∆T，便是 在對訊號的斜率作控制的動作‧另外，(公式 3.1)成立的條件為訊號振幅大於兩 個參考電壓的差異量，因此在設計上需適當地設計兩個參考電壓值‧

圖 3.6 斜率偵測器概念圖

(公式 3.1)

接著我們討論振幅偵測的概念‧由於斜率偵測器的工作條件發生在訊號振幅 大於兩參考電壓差時，因此為了在不同強度的光訊號條件下，都能提供足夠的訊 號振幅使斜率偵測器能夠正常操作，於是需要一個能夠進行直流控制的仿製路 徑，此仿製路徑採用前饋控制的方法來避免雙迴圈交互影響的缺點，如圖 3.7。

再來談到仿製路徑如何取得直流資訊的方法‧首先，由於檢光二極體在”0”

的訊號下產生的電流振幅約為零，因此在不同光強度的條件下，檢光二極體產 生”1”的訊號的電流振幅就會跟輸入光強度有關係，所以檢光二極體先天上存在 一直流偏移電流(IDC)，此直流偏移電流值約為檢光二極體產生”1”的訊號的電流 振幅與產生”0”的訊號的電流振幅的帄均‧於是，主要路徑上等化器電路前端的 偏移消除迴圈(offset cancellation loop)一方面消除了主要路徑的直流偏移量，另 一方面也保存了訊號電流振幅相關的資訊‧藉由複製偏移消除迴圈中的直流偏移

15

補償電流到仿製路徑上，仿製路徑於是得到訊號振幅相關的資訊，如圖 3.8 所示 為仿製路徑上直流位準與主要路徑上訊號的關係圖‧由於仿製路徑上的直流位準 即為主要路徑上訊號的鋒值，因此控制仿製路徑的直流訊號即可控制主要路徑上 訊號的振幅大小‧另外，整個仿製路徑完全是以電路的直流位準為對象作操作，

因此有著很大的增益。

圖 3.7 仿製電路示意圖

圖 3.8 仿製電路之行為操作概念圖

3.3.3 負壓產生器設計概念

此次負壓產生器是以 Dickson charge pump[11]為基底來設計，而 Dickson charge pump 的概念類似電壓加倍器(Voltage doubler) [6]，是利用開關的交互切

16

Phase II VDD

Cc VDD

Phase I

t (non-overlapping clock generator)[17]產生所需的四組時脈‧另外，為了提升低 輸入負載電流時的功率效率，從輸出端建立一條回授路徑來自動判斷何時需要切 換時脈頻率‧

Frequency divider Clk_in

NOV_CLK Boosted CP VPD

Voltage divider

17

3.3.5 負壓產生器輸出與 NMOSFET 的關係

在這次的研究中，因為負壓產生器產生的負壓要直接提供給檢光二極體以使 得檢光二極體處於大逆偏狀態，因此負壓產生器的輸出端會直接接到 P 型基板 上，使得 P 型基板呈現負壓狀態‧

因為 P 型基板是呈現負壓的狀態，所以若是 NMOS 的基極直接連接到 P 型 基板上，那麼 NMOS 將會面臨閘級氧化層崩潰(Gate oxide breakdown)的問題‧

因此，如圖 3.11 所示在 NMOS 結構中加入了 Deep N-well 層，目的在於使 NMOS 本身的基極(body)能夠跟 P 型基板做隔離的動作，避免 NMOS 的閘基級跨壓過 大而造成崩潰現象，所以在這次的研究中所有的 NMOS 都有加入 Deep N-well 層來與 P 型基板做隔離；而在 PMOS 中因為基極本來就與 P 型基板是分開的，

所以 PMOS 不會有問題‧

圖 3.11 加入 Deep N-well 的 NMOS 結構圖

3.4 電路設計

3.4.1 轉阻放大器

檢光二極體在逆偏(reverse-biased)狀態下，照光會產生一光電流訊號，因 此我們需要設計一轉阻放大器來接收此光電流訊號，並將之轉換為電壓訊號以供 後級進行後續的處理‧為了增益與雜訊的考量，我們以共源級採電壓-電流負回 授(shunt-shunt feedback)的架構來實現，其一階模型如圖 3.12 所示‧

18

19

Y X x1 m3

Y X

C C R g

C C 2

ζ 1 

 (公式 3.6)

(a)

V_i (g_m1+g_m2)V_i CX V_gs3 R_x1

g_m3V_gs3 CY V_gs5 gm5Vgs5 RD

Vout,TIA

(b)

圖 3.13 (a)轉阻放大器 (b)開迴路小訊號等效電路

圖 3.14 迴路增益

20

圖 3.15 轉阻放大器頻寬與回授電阻 RF關係曲線

靈敏度在轉阻放大器的設計上是一項重要的規格，若靈敏度越好，代表光接 收器能夠接收越長距離所傳來的訊號‧一個轉阻放大器通常會以它的輸入端等效 雜訊電流(input-referred noise current)來計算靈敏度，在相同強度的輸入光電流 條件下，越小的輸入端等效雜訊電流代表靈敏度的表現越好，因此在設計上必頇

21

3.4.2 單端對雙端轉換級(Single-to-Differential ,S2D)

此次設計的轉阻放大器為單端輸出型式，而為了提高訊號對供應電壓的雜訊 免疫力以及降低基板雜訊(substrate noise)對電路的影響，我們透過單端對雙端 轉換級將訊號轉成差動形式，圖 3.16(a)為電路的行為模型，在電路中加入一個 不照光的仿製轉阻放大器(dummy TIA)是為了提供 S2D 輸入端一個直流準位，

而由於檢光二極體照光產生的光電流先天存在一個隨著不同輸入光強度而改變 的直流偏移量，故為了提高系統的動態範圍，在 S2D 輸出端建立一個直流偏移 消除迴圈(DC offset cancellation loop)，圖 3.16(b)的模擬可以看出直流偏移消除 前後的差異‧另外，因為仿製轉阻放大器只提供一個直流準位，為了靈敏度的考 量我們在仿製轉阻放大器輸出端加入一個低通濾波器來降低此仿製電路帶來的 雜訊影響‧圖 3.16(c)為電路的實現方式，以 Cherry-Hooper 架構[7]為基底加上 米勒負電容 CF來維持所需要的頻寬‧此轉換級消耗功率為 2.6mW‧

RF

RF

VPD

S2D Vout

DC Offset cancellation loop

(a)

Before DC offset cancellation After DC offset cancellation

(b)

22

M1 M2

M3 M4

R1 R1

R2 R2

R3 R3

From TIA

CF CF

From dummy TIA

(c)

圖 3.16 (a)單端對雙端轉換級電路模型 (b)直流偏移消除前後的差異 (c)轉換級 電路架構

3.4.3 可調式等化器

在這次的應用中，由於檢光二極體對於不同逆偏條件有著不同斜率的增益下 降響應，故我們創造兩種不同程度的高頻補償，並以加成的方式做補償調整，如 圖 3.17 所示，上端路徑擁有大量的高頻補償，目的是為了解決檢光二極體中大 量的基板緩慢擴散載子所產生的效應，故以一級多頻帶補償式源級退化級來實 現；無高頻補償的下端路徑存在的理由，一為建立高頻補償程度的下限，另一則 為使訊號在進入加成控制器前的延遲時間相等，以減少相位抖動量(jitter)‧另外，

考慮到迴圈控制的線性度，設計之高頻補償範圍必頇涵蓋不同逆偏條件下增益響 應 的 變 化 範 圍 ‧ 兩 路 徑 的 加 成 比 例 由 加 成 控 制 器 (Interpolation Weighting Controller)中的 EQctrl 訊號來控制，此值越高，加成控制器的高頻補償能力越強‧

23

圖 3.17 可調式等化器

上端路徑的多頻帶補償式源級退化級的概念是使源級的阻抗值隨著頻率增 加而減少，當源級阻抗減少時，放大器的增益就會提升，如此一來便能得到一個 可以隨著頻率增加而增加的增益響應，因此能夠用來進行高頻補償‧

圖 3.18 所示為退化級的半電路，半電路中的 Zs阻抗若能達到隨著頻率增加 而阻抗減少的功能，那麼放大器的增益響應將能進行高頻補償。(公式 3.8)為半 電路的轉移函數(transfer function)，將 Zs 代入(公式 3.8)並假設 gm 很大且 RS=RD，經過整理可得(公式 3.9)， 在(公式 3.9)將 s=0、s=jω、s→∞代入可以 看出當頻率增加時，源級退化級的增益也會隨之增加‧

RS

R1

C1

R2

C2

R3

C3

Vin

RD

CL

Vout

Z_S

圖 3.18 多頻帶補償式源級退化級半電路

24 -20log R

| 20logA ΔA

25

圖 3.20(c)則是加入主動式電感前後的頻寬比較，可以看出加入後頻寬由 1.4GHz 增進到 2.2GHz‧

26 (c)

圖 3.20 (a)主動式電感示意圖 (b)等效電路 (c)加入主動式電感前後的頻寬差異

圖 3.21 為不同等化器控制電壓下，等化器輸出的頻率響應圖，當控制電壓 上升時，高頻增益隨之上升而低頻增益下降‧最大高頻補償能力為 1.8GHz 時補 償了 25dB，此補償大於 850nm 光波長響應在 1.8GHz 的衰減(17.8dB)‧而低頻 增益的變化則可以提供後級可變增益放大器一個設計的範圍‧圖 3.22(a)為經過 等化器補償過後 850nm 光波長的頻率響應，補償過後的濾波器通過帶抖動 (fillter’s pass-band ripple)有效的維持在正負 3dB 內，對於眼圖的高度及寬度之

圖 3.21 為不同等化器控制電壓下，等化器輸出的頻率響應圖，當控制電壓 上升時，高頻增益隨之上升而低頻增益下降‧最大高頻補償能力為 1.8GHz 時補 償了 25dB，此補償大於 850nm 光波長響應在 1.8GHz 的衰減(17.8dB)‧而低頻 增益的變化則可以提供後級可變增益放大器一個設計的範圍‧圖 3.22(a)為經過 等化器補償過後 850nm 光波長的頻率響應，補償過後的濾波器通過帶抖動 (fillter’s pass-band ripple)有效的維持在正負 3dB 內，對於眼圖的高度及寬度之