第二章 基礎理論
2.1 元件基本電性量測
將待測之晶片置於八吋探針台，將四枚探針分別下在四個腳位，閘極 (Gate)、源極(Source)、基極(Body)、汲極(Drain)上，將半導體元件參數分析儀 Agilent B1500A 連接到電腦之後，搭配其專用軟體 Easy EXPERT 給予元件適當 的量測條件，取得 ID-VG、ID-VD、GM-VG等電性曲線，並從中萃取出臨界電壓 Vth、次臨界擺幅 S.S.等電性參數，再藉由繪圖軟體 Origin 8 將各項數據繪製成 圖以便進行後續分析。
2.2 元件電性參數分析 2.2.1 I
D-V
G特性曲線
量測設定首先將元件的基極端(Body)跟源極端(Source)同時接地(VB=VS=0)及 設定為 Common，閘極端(Gate)設定為 Sweep(N 型從-0.5V 到 1.5V，型從 0.5V 到 -1.5V)掃描指定範圍的電壓，汲極端(Drain)給定常數值(N 型元件為 0.05V，P 型 元件為-0.05V)，即代表取出當元件操作在線性區時，以閘極電壓為橫軸(X 軸)變 數，對應縱軸(Y 軸)之電流值，以 10 為底取對數後所構成之圖形，而透過 ID-VG
之間的關係曲線，可進一步的得到臨界電壓(Threshold Voltage, Vth)、轉移電導 (Transconductance, GM)及次臨界擺幅(Subthreshold Swing, S.S.)。
2.2.2 臨界電壓(V
th)
臨界電壓(Threshold Voltage，Vth)是元件的重要的參數。對元件的微縮工程 而言，低功率、低電壓的設計相當為重要。臨界電壓的原理相當複雜，除了與氧
7
8
2.2.5 飽和電流(I
D,sat)
ID的電性量測結果，以P型為例，採用閘極電壓所量測出汲極飽和電流(Drain Saturation Current，ID,sat)來作討論。當通道長度越長時，汲極的電壓造成通道內 汲極-源極電場效應越小，使得驅動電流減少，此特性符合傳統MOSFET之飽和區 電流公式(3)所示：
ID(sat) = 1
2μCoxW
L (VGS− Vth)2 (3)
在固定鰭長度下，當鰭寬度越大時，驅動電流越大。鰭寬度增加時，其通道 的體積亦會增加，內部通道能提供傳輸的載子也隨之增加，使元件的驅動電流也 會越高。
2.3 元件可靠度量測理論
現在正處於科技發展一日千里的世代，人們對於產品品質的要求也越來越高，
隨著半導體製程技術不斷的推進，為了兼顧效能與品質，半導體元件的可靠性議 題更顯得不容忽視。對於可靠度測試，一般均採用加速測試的方法，即使 IC 產品 操作在比正常狀態更為嚴苛的環境條件下進行測試，例如更高的環境溫度、更高 的操作電壓及環境的溼度等等因素，如此可大幅縮短測試時間，加速產品故障機 制的發生[1]。
可靠性議題是提升半導體工業發展的主要任務，而常見的可靠度研究亦可分 為下列五種：
(1) 定電壓應力(Constant Voltage Stress，CVS)。
(2) 熱載子注入(Hot Carrier Injection / Effect，HCI/HCE)。
(3) 時依性介電層崩潰(Time Dependent Dielectric Breakdown，TDDB)。
(4) 崩潰電荷(Breakdown Charge，QBD)。
9
(5) 電致遷移(Electro migration，EM)。
利用各種改善可靠度的方法、可靠度工程的技巧及製程技術等相互結合運用，
使整個 IC 產品可靠度臻於完善，終極目標為提升產品良率。
2.3.1 熱載子效應(Hot Carrier Injection, HCI)
熱載子效應(Hot Carrier Injection)是一種會使載子偏離應有路徑的機制，當載 子受到外力影響，脫離了原本的路徑，造成元件漏電流變大，產生氧化層內的缺 陷(Oxide Traps)或是形成介面層的缺陷(Interface Defect)，造成元件衰退，將使得 電晶體的開關特性變差[12]。
當元件的尺寸不斷的微縮，閘極的氧化層厚度變薄，通道長度變短，此時如 果施給元件的電壓沒有同步降低，而是保持與長通道元件一致的話，則短通道元 件內的橫向電場會急遽增加(電場=電壓/長度)，這樣一來當載子從源極(Source)傳 輸向汲極(Drain)的時候，載子會因較大的橫向電場獲得較多的能量而成了熱載 子，且這些熱載子會堆積在通道內靠近汲極端的地方，當載子能量達 1.3eV 時，
在汲極附近就會產生衝擊游離(Impact Ionization)的現象[13]，進而撞擊出電子電 洞對，並形成介面層缺陷，且撞擊出的電子電洞對會流向閘極及基極，注入到閘 極的電子會使氧化層劣化進而產生缺陷。當載子能量達 3.7eV 時，在閘極氧化層 跟基板之間會產生介面缺陷狀態，當載子流經介面時，載子會被缺陷所捕捉，使 得元件效能降低並產生嚴重的退化。在超大型積體電路中，熱載子效應常是引發 電路失效的主要原因，熱載子注入實驗(Hot Carrier Injection, HCI)便是利用此元 件退化機制，對元件進行可靠度的測試，也是主要的元件可靠度試驗方法之一。
在半導體物理性質中，電洞的載子遷移率以及平均自由路徑遠小於電子，因 此過去熱載子效應主要用來討論 N 型電晶體，但在電晶體進入奈米製程後，橫 向電場變大，使得 P 型元件受熱載子效應的影響亦變得不可忽視。
10
2.3.2 負偏壓溫度不穩定性(Negative Bias Temperature Instability, NBTI)
到次微米時代，閘極氧化層厚度的微縮已到達了極限，所產生的閘極漏電流 也隨之增加，NBTI 成為一個不可被忽視的可靠度問題。本論文對 P 型半導體做 NBTI 可靠度測試，PMOS 操作的時候，閘極給定負偏壓，在表面通道流動的反轉 層電洞，可以經由 Fowler-Nordfeim 穿隧進入氧化層，一旦進入氧化層中，電洞可 被界面的 Si-H 鍵捕捉，這使得 Si 與 H 之間的鍵結弱化，氫原子因此可從 Si-SiO2
介面釋出。氫原子釋出之後，直向閘極擴散，將電洞留在界面，造成 PMOSFET 電性不穩定。這種解釋 PMOSFET 元件退化現象的模型稱為反應-擴散模型 ( Reaction-Diffusion model，簡稱 R-D model) [14] 。處於外加高電壓情況下，將會 有下式的反應發生[15]：
Si-H + h = Si + H
Si-H + h = Si+ + H0 , H0 + H0 = H2
Si-H + h + H0 = Si+ + H2電洞 h：電洞(hole) 而介面缺陷的產生遵守下方的耦合微分方程式：
kF,kR：正向與反向之反應速率、N0為 Si-H 鍵結的總密度、NH為 H 的濃度、D 為 H 的擴散密度以及 Nit為介面缺陷密度。
(4)
(5)
11