本論文先以相同的通道長度來探討 N 型與 P 型的 FinFET 基本電性關係，接 著以三種不同通道長度，對於 P 型 FinFET 在 Fresh 狀態下之基本電性行為作探討，
最後探討分別施加兩種不同負電壓經過 5000 秒熱載子注入實驗與負偏壓不穩定性 實驗下的元件可靠性。
在相同通道長度的 N 型與 P 型 FinFET 元件之基本電性比較，我們發現不同 閘極功函數的堆疊金屬能產生臨界電壓的改變，形成 N 型與 P 型的鰭式電晶體。
在不同通道長度下對於 P 型 FinFET 元件之基本電性比較，我們發現通道長度 越小，臨界電壓的值越小，符合短通道效應。而當通道長度越大時，輸出電流與載 子遷移率會越小。
在熱載子注入實驗與負偏壓不穩定性實驗中，我們都發現了當施加的負電壓 增加時，產生氧化層內的缺陷或是形成介面層缺陷的機率皆會提升，造成元件衰退 更加明顯。而儘管熱載子注入實驗中施加的負電壓大約為負偏壓不穩定性實驗中 的一半，熱載子注入實驗中不管是臨界電壓變化量、次臨界擺幅變化量還是 GM衰 退量仍然較明顯。我們認為由於熱載子注入實驗比負偏壓不穩定性實驗多了汲極 電壓，產生介面缺陷的機率提高，造成衰退更明顯，因此熱載子實驗中的臨界電壓 變化量、次臨界擺幅變化量和 GM衰退量都與施加負電壓的增減關係較明顯。
17
圖 3-1 堆疊式金屬閘極 N 型 FinFET 內部結構圖
18
圖 3-2 堆疊式金屬閘極 P 型 FinFET 內部結構圖
19
圖 3-3 熱載子注入(HCI)實驗與負偏壓不穩定性(NBTI)實驗之流程圖
20
Drain Cu rr ent (A)
Gate Voltage (V)
p-type
Vth=345.764mV S.S.=63.026mv/dec
Gate Voltage (V)
p-type n-type
L=36nm
圖 4-2 N/P 型 FinFET 之 GM-VG曲線
21
Drain Cu rr ent (A)
Gate Voltage (V)
16nm 20nm 36nm
VD= -0.05V 16nm:Vth= -387.49mV
S.S.=66.6667mV/dec 20nm:Vth= -403.52mV S.S.=66.6667mV/dec 36nm:Vth= -420.36mV S.S.=63.5329mV/dec
Drain Cu rr ent (A)
Drain Voltage (V)
16nm 20nm 36nm
VG=Vth-1V
圖 4-4 三種不同通道長度之 ID-VD曲線
22
Gate Voltage (V)
16nm
Gate Voltage (V)
fresh
23
Drain Cu rr ent (A)
Drain Voltage (V)
fresh
P-type FinFET L=20nm , Fin=20
P-type FinFET L=20nm , Fin=20 HCI :
VG=VD= -1.3V
圖 4-8 HCI -1.3V P 型 FinFET 不同時間之 Gm-VG曲線
24
P-type FinFET L=20nm , Fin=20
Drain Cu rr ent (A)
Drain Voltage (V)
fresh P-type FinFET
L=20nm , Fin=20 HCI :
VG=VD= -1.4V
圖 4-10 HCI -1.4V P 型 FinFET 不同時間之 ID-VD曲線
25
P-type FinFET L=20nm , Fin=20
Drain Cu rr ent (A)
Gate Voltage (V)
fresh
26
Drain Cu rr ent (A)
Drain Voltage (V)
fresh
Gate Voltage (V)
fresh
27
Drain Cu rr ent (A)
Gate Voltage (V)
fresh
Drain Cu rr ent (A)
Drain Voltage (V)
fresh
28
Gate Voltage (V)
fresh
Drain Cu rr ent (A)
Gate Voltage (V)
-1.3V,fresh -1.3V,5000s -1.4V,fresh -1.4V,5000s
P-type FinFET L=20nm , Fin=20 HCI :
VG=VD= -1.3V VG=VD= -1.4V
圖 4-18 不同負電壓經 5000 秒 HCI stress 之 ID-VG曲線
29
Drain Cu rr ent (A)
Drain Voltage (V)
-1.3V,fresh -1.3V,5000s -1.4V,fresh -1.4V,5000s
P-type FinFET L=20nm , Fin=20
Gate Voltage (V)
-1.3V,fresh -1.3V,5000s -1.4V,fresh -1.4V,5000s
P-type FinFET L=20nm , Fin=20 HCI :
VG=VD= -1.3V VG=VD= -1.4V
圖 4-20 不同負電壓經 5000 秒 HCI stress 之 GM-VG曲線
30
Drain Cu rr ent (A)
Gate Voltage (V)
-2.5V,fresh -2.5V,5000s -2.6V,fresh -2.6V,5000s
P-type FinFET L=20nm , Fin=20
Drain Cu rr ent (A)
Drain Voltage (V)
-2.5V,fresh -2.V,5000s -2.6V,fresh -2.6V,5000s
P-type FinFET L=20nm , Fin=20
31
-1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0 0.2 0.4 0.6 0.0
1.0x10-4 2.0x10-4 3.0x10-4 4.0x10-4
G M (A/V)
Gate Voltage (V)
-2.5V,fresh -2.5V,5000s -2.6V,fresh -2.6V,5000s P-type FinFET L=20nm , Fin=20 NBTI :
VD=VB=VS=0 VG= -2.5V VG= -2.6V
圖 4-23 不同負電壓經 5000 秒 NBTI stress 之 GM-VG曲線
圖 4-24 P 型 FinFET 不同負電壓下與不同可靠度之 Vth-Stress time 曲線
32
-0.5 -1.0 -1.5 -2.0 -2.5 -3.0
101 102 103 104
Ti me (s ec )
Voltage (V)
HCI NBTI
10% Vth variation
圖 4-25 Vth變化 10%曲線
-0.5 -1.0 -1.5 -2.0 -2.5 -3.0
101 102 103 104
Ti me (s ec )
Voltage (V)
HCI NBTI
10% S.S. variation
圖 4-26 S.S.變化 10%曲線
33
-0.5 -1.0 -1.5 -2.0 -2.5 -3.0
101 102 103 104
Ti me (sec )
Voltage (V)
HCI NBTI
10% GM degradation
圖 4-27 GM衰退 10%曲線
圖 4-28 Stacked metal gate FinFET 之 TEM 圖
34
圖 4-29 對點 1 的材料分析圖
圖 4-30 對點 2 的材料分析圖
35
圖 4-31 對點 3 的材料分析圖
圖 4-32 對點 4 的材料分析圖
36
圖 4-33 對點 5 的材料分析圖
37
參考文獻
[1] C.-L. Lin, P.-H. Hsiao, W.-K. Yeh, H.-W. Liu, S.-R. Yang, Y.-T. Chen, K.-M. Chen, W.-S. Liao, “Effects of Fin Width on Device Performance and Reliability of Double-Gate n-Type FinFETs”, IEEE Transactions on Electron Devices, vol. 60, pp. 3639-3644, 2013.
[2] A. Neugroschel, G. Bersuker, ‘‘Charge instability in high-k gate stacks with metal and polysilicon electrodes’’, IEEE International Integrated Reliability Workshop, pp. 84-88, 2005.
[3] R. Kasim, C. Connor, J. Hicks, J. Jopling, C. Litteken, ‘‘Reliability for
manufacturing on 45nm logic technology with high-k + metal gate transistors and Pb-free packaging’’, IEEE International Reliability Physics Symposium, pp.
350-354, 2009.
[4] S. Zaouia, S. Cristoloveanu, A.H. Perera, “Investigation Of Compressive Strain Effects Induced By STI And ESL”, Nanoscaled Semiconductor-on-Insulator Structures and Devicesm, pp. 239-250, 2007.
[5] R. Bao, S. Hung, M. Wang, K. Chung, S. Barman, S. A Krishnan, Y. Yang, W.
Tang, L. Li, Y. Lin, M. S Chan, Z. Chen, X. Miao, M. Hopstaken, R. A Conti, H.
Jagannathan, M. P Chudzik, D. McHerron, B. S Haran, S. Natarajan, ‘‘Novel Materials and Processes in Replacement Metal Gate for Advanced CMOS Technology’’, IEEE International Electron Devices Meeting, 2018.
[6] M. S. Bhoir, T. Chiarella, L. Å . Ragnarsson, J. Mitard, N. Horiguchi, N. R.
Mohapatra, ‘‘Variability sources in nanoscale bulk FinFETs and TiTaN- a promising low variability WFM for 7/5nm CMOS nodes’’, IEEE International Electron Devices Meeting, 2019.
38
[7] D. James, ‘‘Intel Ivy Bridge unveiled — The first commercial tri-gate, high-k, metal-gate CPU’’, IEEE Custom Integrated Circuits Conference, pp. 1-4, 2012.
[8] C. Y. Kang, R. Choi, S. C. Song, B. S. Ju, M. M. Hussain, B. H. Lee, J-w. Yang, P. Zeitzoff, D. Pham, W. Xiong, H-h Tseng, ‘‘Effects of ALD TiN Metal Gate Thickness on Metal Gate /High-k Dielectric SOI FinFET Characteristics’’, IEEE international SOI Conferencee Proceedings, pp. 151-152, 2006.
[9] S. Jones, ‘‘Controlling Threshold Voltage with Work Function Metals’’, IEDM, 2007.
[10] 劉傳璽、陳進來，2013，半導體元件物理與製程：理論與實務，台北市：
五南圖書出版股份有限公司
[11] 葉文冠、陳柏穎、翁俊仁，2011，積體電路製程技術與品質管理，台北
市:臺灣東華書局股份有限公司
[12] C.-P. Lin, B.-Y. Tsui ‘‘Hot-carrier effects in P-channel modified Schottky-barrier FinFETs’’, IEEE Electron Device Letters, vol. 26, pp. 394-396, 2005.
[13] J. Kim, A. Sadovnikov, T. Chen, J. Babcock, ‘‘Safe Operating Area from Self-Heating, Impact Ionization, and Hot Carrier Reliability for a SiGe HBT on SOI’’, IEEE Bipolar/BiCMOS Circuits and Technology Meeting, pp. 230-233, 2007.
[14] C. Ortolland, Y. Okuno, P. Verheyen, C. Kerner, C. Stapelmann, M. Aoulaiche, N. Horiguchi, T. Hoffmann, ‘‘Stress Memorization Technique—Fundamental Understanding and Low-Cost Integration for Advanced CMOS Technology Using a Nonselective Process’’, IEEE Transactions on Electron Devices, vol. 56, pp. 1690-1697, 2009.
[1]. F. Conzatti, N. Serra, D. Esseni, M. D. Michielis, A. Paussa, P. Palestri, L. Selmi, S.
M. Thomas, T. E. Whall, D. Leadley, E. H. C. Parker, L. Witters, M. J. Hytch, E.
Snoeck, T. J. Wang, W. C. Lee, G. Doornbos, G. Vellianitis, M. J. H. van Dal, R. J.
39
P. Lander, ‘‘Investigation of Strain Engineering in FinFETs Comprising Experimental Analysis and Numerical Simulations’’, IEEE Transactions on Electron Devices, vol. 58, pp. 1583-1593, 2011.