2-1 化學氣相沉積
薄膜沈積依據沈積過程中，是否含有化學反應的機制，可以區分 為物理氣相沈積（Physical Vapor Deposition，簡稱 PVD）通常稱為物 理蒸鍍及化學氣相沈積（Chemical Vapor Deposition，簡稱 CVD）通 常稱為化學蒸鍍。
2-2 CVD 的種類與比較
在積體電路製程中，經常使用的 CVD 技術有：1)『大氣壓化學 氣相沈積』(atmospheric pressure CVD、縮寫 APCVD)系統、2)『低壓 化學氣相沈積』(low pressure CVD、縮寫 LPCVD)系統、3)『電漿輔 助化學氣相沈積』(plasma enhanced CVD、縮寫 PECVD)系統。在表 二中將上述的三種 CVD 製程間的相對優缺點加以列表比較，並且就
2-3 電漿輔助化學氣相沈積系統
電漿輔助化學氣相沈積（PECVD）系統使用電漿的輔助能量，
使得沈積反應的溫度得以降低。在 PECVD 中由於電漿的作用而會有 光線的放射出來，因此又稱為『輝光放射』(glow discharge)系統。圖 六是一個 PECVD 系統的結構示意圖。圖中沈積室通常是由上下的兩 片鋁板，以及鋁或玻璃的腔壁所構成的。腔體內有上下兩塊鋁製電極，
晶片則是放置於下面的電極基板之上。電極基板則是由電阻絲或燈泡 加熱至 100℃至 400℃之間的溫度範圍。當在二個電極板間外加一個 13.56MHz 的『射頻』(radio frequency，縮寫 RF)電壓時，在二個電極 之間會有輝光放射的現象。工作氣體則是由沈積室外緣處導入，並且 作徑向流動通過輝光放射區域，而在沈積室中央處由真空幫浦加以排 出。 PECVD 的沈積原理與一般的 CVD 之間並沒有太大的差異。電 漿中的反應物是化學活性較高的離子或自由基，而且基板表面受到離 子的撞擊也會使得化學活性提高。這兩項因素都可促進基板表面的化 學反應速率，因此 PECVD 在較低的溫度即可沈積薄膜。在積體電路 製程中，PECVD 通常是用來沈積 SiO2 與 Si3N4 等介電質薄膜。
PECVD 的主要優點是具有較低的沈積溫度；而 PECVD 的缺點則是 產量低，容易會有微粒的污染。而且薄膜中常含有大量的氫原子。
圖 六.化學氣相沉積系統實體圖
13
2-4 SPUTTER 濺鍍系統
化氣體電漿的產生可經由在低壓下（l00mTorr~數個 Torr 之間）對兩 個電極之間施加高電壓，而在兩電極之間形成一個高電場。兩電極板2-6 磁控濺鍍原理
若在濺鍍設備加裝磁控裝置，藉著磁場與電場間的電磁效應，所 產生的電磁力，將會影響電漿內電子的移動，使得電子將進行螺旋式 的運動。由於磁場的介入，電子將不再是以直線的方式前進。螺旋式 的運動，使得電子從電漿裡消失前所行經的距離拉長，因此增加電子 與氣體分子間的碰撞次數，而使得氣體分子離子化的機率大增，便有 更多的離子撞擊靶材，濺射出更多的粒子沉積於基板上，因此磁控裝 置可提昇濺鍍的沉積速率，如圖 七所示。
圖 七.磁控濺鍍示意圖[8]
2-7 電漿耦合感應離子蝕刻機(ICP-RIE)
乾蝕刻機制(dry etching):是以氣體電漿來蝕刻樣品的表面原子或 分子。在蝕刻過程中並不使用液態的化學溶液，因此稱之為乾蝕刻。
影響乾蝕刻的因素包括：(1)蝕刻系統的型態；(2)乾蝕刻的參數；(3) 前製程相關參數，如光阻、待蝕刻薄膜之沈積參數條件、待蝕刻薄下 層薄膜的型態及表面的平整度。一個化學反應機制的理想蝕刻過程 圖 八所示，可分為下列幾個步驟：(1)反應氣體進入腔體；(2)產生電 漿型態之蝕刻物種，如離子及自由基；(3)蝕刻物種藉由擴散、碰撞 或場力移至待蝕刻物體表面並吸附於表面；(4)蝕刻物種停置在待蝕
15
刻物體表面一段時間；(5)進行化學反應並產生揮發性之生成物；(6) 生成物脫離蝕刻物表面；(7)脫離表面之生成物擴散至氣體中排出。
上述步驟若其中一個步驟停止發生，則整個反應將停滯。而其中生成 物脫離表面的過程最為重要，大部分的反應物種皆能與待蝕刻物表面 產生快速的反應，但是，當生成物無法順利的脫離晶片表面，反將不 會發生。
圖 八.化學性與物理性乾蝕刻機制[9]
在乾蝕刻中，隨著製程參數及電漿狀態改變，其反應又可細分為 三種 蝕刻型態：1.純物理性蝕刻；2.純化學反應性蝕刻；3.離子輔助 蝕刻。
2-8 純物理性蝕刻
純物理性蝕刻，又稱為離子轟擊蝕刻，是利用偏壓將電漿中帶電 的正離子加速並往晶片表面轟擊，透過部分離子能量的轉移而將蝕刻 材料擊 出，可視為一種物理濺鍍(sputter)。此過程完全利用物理上的 能量轉移，故屬於物理性蝕刻。由於離子撞擊擁有良好的方向性，此 類蝕刻可獲得接近垂直的蝕刻輪廓的特點。但是由於離子是以撞擊的 方式達到蝕刻的效果，因此光阻與待蝕刻材料兩者同時遭受蝕刻，所 以，此蝕刻型態對蝕刻材料選擇性很差。同時蝕刻終點必須精確的控
16
制，因為以離子撞擊方式蝕刻對於多層物質的選擇比很低。且被擊出
(1)離子輔助蝕刻(ion-enhanced etching) ，即所謂的活性離子蝕刻
17
(Reactive Ion Etch，RIE) ，此種蝕刻方式兼具非等向性及高選擇比等
超過一額定值(25sccm)，會產生內凹之現象發生，但其輪廓大多趨近 垂直，故不受晶體方向之影響，屬非等向性蝕刻;若以氯氣為主，則 偏化學性蝕刻，隨著 Cl2 氣體含量比例的增加，其蝕刻速率明顯上 升，受晶體方向之影響較據烈， 形同濕蝕刻，故為等向性蝕刻，相 對的垂直度將不會較明顯，因此以下便固定氬氣總量，並分別調變其 電漿功率與氯氣總量，作一系列之比較，如下表三所示:
表三.測試 GaN 蝕刻速率
樣品A 樣品B
樣品C 樣品D
Sample(BIAS 變動) A B C Sample(Cl2 變動) D E F ICP POWER(W) 300 300 300 ICP POWER(W) 300 300 300 BIAS POWER(W) 20 30 40 BIAS POWER(W) 30 30 30 PRESSURE(mtorr) 15 15 15 PRESSURE(mtorr) 15 15 15 CL2 flow(sccm) 50 50 50 CL2 flow(sccm) 10 20 30 AR flow(sccm) 5 5 5 AR flow(sccm) 5 5 5 TIME(min) 4 4 4 TIME(min) 4 4 4
19
樣品E 樣品F
圖 九.不同蝕刻氣體流量下所呈現之蝕刻結構
本樣品是以粗糙度約 100nm 的粗糙片做蝕刻，是以由圖 九 SEM 圖觀測到，樣品 A.B.C 僅只變動蝕刻電漿大小，蝕刻氣體總量並未改 變，由數據中顯示，乃氯氣作主宰，而非氬氣，因此化學性蝕刻現象 較明顯，垂直度較為傾斜，而樣品 D.E.F 乃是增加其氬氣量，由圖可 見，隨著氬氣量上升，側壁傾向更為垂直，其粗糙度明顯降低 30nm，
故將採參數 F 作往後蝕刻之參考依據。
20
圖 十.三種蝕刻(物理,化學,離子輔助)機制示意圖[10]
21
2-11 Hall measurement
其中，飄移速率(drift velocity):
Vd = J (Hall voltage):
VH = EHw(Volt) (6) 將(5)代入(4)可得:
22
霍爾電場:
EH = J
nq B = RHJB 霍爾常數(Hall coefficient):
RH = 1
2-12 利用霍爾效應求出樣品載子的極性、濃度及移動率。
圖 十一.霍爾量測示意圖
24
2-13 TLM 傳輸線理論
Rc & ρc:
在金屬與半導體接面中，其等效電路示意圖見圖 十二所示，個 別 不 同 材 料 磊 晶 層 接 面 形 成 後 ， 接 面 處 的 電 阻 值 稱 為 接 觸 電 阻 (contact resistance ) RC(Ω) ，總電阻值 RT包含材料接面間的接觸電 阻 Rc 以及上下兩磊晶層在接面附近的片電阻(sheet resistance)RSH (Ω / );接觸電阻 RC的大小和金屬、半導體種類以及製程方式有關，
此外也與接觸面積大小成反比關係，因而無法評估歐姆接觸特性的問 題，所以在此我們引入一特徵接觸電阻(characteristic/ specific contact resistance)ρc (Ω-cm2)，作為評斷歐姆接面之電性的標準。(ρc為電流 密度對電壓微分的倒數在 v=0 處:ρc=(dJ/dV)-1);TLM 方法是由幾個不 同間距 d(cm)的相鄰金屬所構成的，電流流向為一維(1 dimension)，
沿著材料表面在相鄰金屬間流動，其求出之ρc 與接觸面積大小無 關。
25
圖 十二. TLM 傳輸線模型-等效電路示意圖
<觀念>
總電阻是由金半接面接觸電阻 Rc 及半導體本身的片電阻 RSH串 聯得到 TLM 理論(細節)推導:任兩個金屬電極間的電阻值
RT = 2 ∙ RC +RSH W ∙ L
其中RC = RSC×WLt TLM 理論，即把電流在金屬與半導體接面及其下 所通過的路徑，看成一傳輸線的等效電路模型。R 為單位長度之電 阻(Ω/m)，G 為單位長度之電導(1/ Ω-m)L 為單位長度之電感(H/m)，
C 為單位長度之電容(F/m).根據克希荷夫電壓定律(Kirchhoff Volt-age Law，KVL)可得
−∂y�x，t�
∂x = R ∙ i�x，t� + L ∙∂i�x，t�
∂t (11)
根據克希荷夫電流定律(Kirchhoff Current Law，KCL)可得
−∂i�x，t�
∂x = G ∙ V�x，t� + C ∙∂V�x，t�
∂t (12)
26
由傳輸線所給定參數，其中 Rsc為金屬與半導接面下之半導層的電阻 (W/□)。W為金屬與半導體接面寬度，而G=W(1/ρC+jωc) ，因為是直 流分析，所以ω= 0，以phasor(時諧time harmonic)簡化上式表示成1階
ODE：
RC =V(0) 當電極長度遠大於轉換長度(d >>Lt)時，coth(d/Lt)~1，所以
RC = �RSC∙ ρC
其中 RSH為未與金屬接觸之半導體層的電阻(W/□) ，而 L 為兩電極
圖 十三. TLM 電阻值與電極間距關係圖
表四.各金屬合金於半導體材料之 TLM 計算
30