積體整合氮化鎵發光二極體與金氧半場效電晶體於光引擎應用
64
0
0
全文
(2) 目 錄 目 錄 ...............................................................................................II 圖目錄 ........................................................................................... IV 致謝 ............................................................................................... VI 摘要 .............................................................................................. VII ABSTRACT ................................................................................ VIII 第一章 序論 ....................................................................................1 1-1 前言 .......................................................................................1 1-1-1 氮化鎵材料基本特性 ..................................................... 3 1-1-2 氮化鎵發光二極體製程關鍵技術 .................................. 4 1-1-4 GaN 蝕刻技術 ................................................................ 6 1-2 研究動機與目的 .................................................................... 6 1-2-1 氮化鎵 OEIC 結構設計與驗證 ...................................... 6 1-2-2 智慧型晶片電路設計 ..................................................... 9 1-2-3 元件基本工作原理 ......................................................... 9 1-3 文獻回顧 ............................................................................. 10 第二章 實驗儀器與原理 .............................................................. 12 2-1 化學氣相沉積 ..................................................................... 12 2-2 CVD 的種類與比較 ............................................................ 12 2-3 電漿輔助化學氣相沈積系統 .............................................. 13 2-4 SPUTTER 濺鍍系統 ........................................................... 14 2-5 電漿之理論 ......................................................................... 14 2-6 磁控濺鍍原理 ..................................................................... 15 ii.
(3) 2-7 電漿耦合感應離子蝕刻機(ICP-RIE) ................................... 15 2-8 純物理性蝕刻 ..................................................................... 16 2-9 純化學反應性蝕刻 .............................................................. 17 2-10. 離子輔助蝕刻 .................................................................. 17. 2-11. HALL MEASUREMENT .......................................................... 22. 2-12. 利用霍爾效應求出樣品載子的極性、濃度及移動率。 . 24. 2-13. TLM 傳輸線理論 ............................................................. 25. 第三章 實驗步驟與設備 .............................................................. 31 3-1 製程基本流程圖 .................................................................. 31 3-2 製程步驟 ............................................................................. 32 3-3 TLM 傳輸線理論計算 ........................................................ 40 第四章 實驗結果與討論 .............................................................. 42 4-1 ITO 電性分析比較 .............................................................. 42 4-2 藍光 WAFER 各層電性量測分析比較 ................................. 42 4-3 LED L-I & I-V CURVE ........................................................... 44 4-4 MOSFET I DS -V DS ，IGS -V GS ，IDS -V GS & ISD-V GS CURVE . 48 4-5 OEIC I-V CURVE & V-L CURVE ............................................ 49 4-6 PMW(脈衝寬度調變) OEIC CIRCUIT ................................... 50 第五章 結論 .................................................................................. 52 參考文獻 ........................................................................................ 54. iii.
(4) 圖目錄 圖 一.氮化鎵能帶與晶格常數對應表 .................................................. 3 圖 二.雙氣流 MOVPE 示意圖 .............................................................. 5 圖 三.初步驗證 GaN-based OEIC 結構示意圖 .................................... 7 圖 四.整合白光 LED,MOSFET 以及 Photo-detector 結構示意圖 ...... 8 圖 五.氮化鎵智慧型晶片電路圖 ......................................................... 9 圖 六.化學氣相沉積系統實體圖 ........................................................ 13 圖 七.磁控濺鍍示意圖[8] .................................................................. 15 圖 八.化學性與物理性乾蝕刻機制[9]................................................. 16 圖 九.不同蝕刻氣體流量下所呈現之蝕刻結構 ................................. 20 圖 十.三種蝕刻(物理,化學,離子輔助)機制示意圖[10] ....................... 21 圖 十一.霍爾量測示意圖 .................................................................... 24 圖 十二. TLM 傳輸線模型-等效電路示意圖 ..................................... 26 圖 十三. TLM 電阻值與電極間距關係圖 .......................................... 30 圖 十四. n-GaN TLM 示意圖 .............................................................. 40 圖 十五.n+-InGaN TLM 示意圖 .......................................................... 40 圖 十六. n-GaN 上之金屬 TLM 電性量測圖 ..................................... 41 圖 十七.n+-InGaN 上之金屬 TLM 量測圖 ........................................ 41 圖 十八.ITO 電性圖量測 ................................................................... 42 圖 十九.LED 電性圖及外部量子效率圖 ........................................... 44 圖 二十.串聯與並聯電阻於 LED PN 接面示意圖 ............................ 44 圖 二十一.OEIC 架構簡圖 ................................................................ 47 圖 二十二. MOSFET I DS -V DS & 漏電流曲線 .................................... 48 圖 二十三. OEIC V GS & VDD 調變光輸出功率 ............................... 49 圖 二十四. PMW 脈衝寬度調變電路 ................................................. 50 iv.
(5) 表目錄 表一.不同半導體材料作為 OEIC 平台的比較 ..................................... 2 表二.各種 CVD 製程的優缺點比較及其應用 .................................... 12 表三.測試 GaN 蝕刻速率 .................................................................... 19 表四.各金屬合金於半導體材料之 TLM 計算 .................................... 30 表五.n-GaN,n+-InGaN 電性比較 ......................................................... 41 表六.n+-InGaN(Ni/ITO=10nm/250nm)電性 ......................................... 42 表七.n-GaN(Ti/Al=50nm/250nm)電性 ................................................ 43. v.
(6) 致謝 回想起兩年的研究生活中,雖有甘有苦,但在這兩年期間學到不少, 並且也學了一些做事的態度和與人應對。感謝的人非常的多。首先, 要感謝我的指導教授－李亞儒博士,感謝老師在我兩年來的求學過程 中耐心地指導與教誨,讓我學習從事研究的態度與做事的方法,謝謝您! 同時也要感謝口試委員長庚大學蔡孟燦教授,成功大學許敬恭教授,工 研院綠能所黃忠民經理給予之研究論文上的指導。其次感謝帶我入門 的學長家豪和詠祺,以及黃光製程上給予指導的品光學長,另外,實驗 室的同窗戰友安帆.志忠.永泰.忠翰.幸樺.庭萱.在研究上的相互砥礪, 生活上的照顧扶持,以及敏鴻老師在量測儀器上的鼎力相助,在此也一 併感謝。亦感謝碩一學弟易倫、韋辰、旭展、晨凱、宜諺、邦彥的幫 忙、陪伴與鼓勵。此外,要感謝一路上陪伴我的家人,感謝他們兩年來 全心全力的給予生活與精神上的支持與鼓勵,讓我能更致力於碩士論 文的研究。. vi.
(7) 摘要 本論文提出一種新穎氮化鎵(gallium nitride, GaN)單晶片光電積 體電路(optoelectronic integrated circuits, OEICs) 結構，其垂直整合發 光 二 極 體 (light-emitting diode, LED) 與 金 氧 半 場 效 應 電 晶 體 (metal-oxide-semiconductor field-effect transistor, MOSFET )，並應用於 智慧型照明系統之上。本論文所提出之氮化鎵光電積體電路整合結構 優點在於金氧半場效應電晶體是透過標準半導體製程技術，直接製作 在經乾蝕刻後的 LED 晶片，其所裸露出的 n-GaN 磊晶層之上。此等 效電路可視為直接與 LED 作串接，且無須另行磊晶成長其他電晶體 結構層。相較於已發表文獻所提出之氮化鎵單晶片光電積體電路整合 結構，例如將電晶體磊晶於 LED 結構之上，或是將 LED 磊晶於電晶 體結構之上，我們的單晶片整合結構有效地避免在先前結構中，因磊 晶材料晶格不匹配或磊晶熱積存(thermal budget)等等問題的產生。最 終，我們所製作之光電積體電路結構其金氧半場效應電晶體最大輸出 電流為 I DS =1050 mA/mm，且其最大轉導數值為 G m=368 ms/mm。此 外，雖然 p-GaN 之金屬歐姆接觸電極尚未優化，我們所製作出之光 電積體電路結構其發光二極體整 (λ=485nm)仍展現出極佳整流特性， 伴隨稍為偏高的導通電壓(5.32V) 。最重要的是，無論於金氧半場效 應電晶體之閘極調變亦或於發光二極體之注入電流驅動特性與光功 率之調變能力，我們所提出之氮化鎵單晶片整合結構均呈現極佳的元 件輸出特性, 證明本論文提出之新穎整合結構將可廣泛地應用於智 能照明、網路傳輸及光學通訊等相關技術平台。. 關鍵字：氮化鎵、熱積存、歐姆接觸 vii.
(8) Abstract In this study, we report a novel monolithically integrated GaN-based light-emitting diode (LED) with metal-oxide-semiconductor field-effect transistor (MOSFET). Without additionally introducing complicated epitaxial structures for transistors, he MOSFET is directly fabricated on the exposed n-type GaN layer of the LED after dry etching, and serially connected to the LED through standard semiconductor-manufacturing technologies. Such monolithically integrated LED/MOSFET device is able to circumvent undesirable issues that might be faced by other kinds of integration schemes by growing a transistor oan LED or vice versa. For the performances of resulting device, our monolithically integrated LED/MOSFET device exhibits good characteristics in the modulation of gate voltage and good capability of driving injected current, which are essential for the important applications such as smart lighting, interconnection, and optical communication. In conclusion, we have demonstrated a monolithic integration of optoelectronic (LED) and electronic (MOSFET) devices in the GaN-based platform by using standard semiconductor-manufacturing technologies. The fabricated monolithically integrated LED/MOSFET device exhibits a maximum output current of I DS =1050 mA/mm and a peak transconductance of G m=368 mS/mm. The LED exhibits a well rectifying behavior with a slightly high turn-on voltage of 5.32V, mainly due to the un-optimized condition of p-contact metal. Most importantly, the monolithically integrated LED/MOSFET device exhibits good gate controllability in the LED’s light output power, and hence is viable and highly promising for a broad range of applications.. Keyword: gallium nitride, thermal budget, ohmic contact viii.
(9) 第一章 序論 1-1 前言 為了維持 Moore’s Law 的預測—在 IC 中可嵌入的電晶體持續不 斷的增加,目前工業界主要著重在開發多重且平行處理運算的技術,光 電積體電路(Opto-Electronic Integrated Circuit, OEIC)就是其中的一個 例子。將光子元件與電子元件整合而成為光電積體電路將給文明科技 帶來巨大的衝擊,主要因為 1) OEIC 給傳統電子產業提供了一個更智 能的數位資料處理與儲存,同時兼具到光子的高傳輸容量與平行運算 的能力以及 2) OEIC 的出現,能在光子領域中,提供類似 RF 處理運算 能力。因而,OEIC 的主要挑戰仰賴於製程技術的整合、元件間交互運 算能力(cross-talk)以及元件熱能的消散。整體而言,歸功於成熟的 silicon-CMOS 製程技術,矽基光電是作為 OEIC 一個很有力利基的平 台。然而,非直接能隙的特性也限制了矽材料的發光效率。此外,直接 能隙的三五族半導體如砷化鎵(GaAs)與磷化銦(InP)材料,因較早被開 發作為通訊用雷射發光光源以及雙極電晶體,用在光電積體電路的整 合上,也有其相對優勢。下表一整理了矽、砷化鎵以及磷化銦材料作 為積體光電平台時,可以沿用的工業技術利基、典型的製作線寬以及 所搭配的光波導材料等等參數。. 1.
(10) 表一.不同半導體材料作為 OEIC 平台的比較. 近年來，以氮化鎵(GaN) 為代表的寬能隙半導體，由於具有 1) 能隙大 2)高電子漂移飽和速度 3)導熱性能好 4)化學穩定性高等優 點，適合製作藍色、綠色、紫外發光元件而成為全球半導體研究的前 瞻和熱點，被譽為第三代半導體材料。然而 GaN 由於沒有合適的單 晶基板材料，錯位密度大，無法實現 P 型摻雜等問題而研究進展緩 慢。直到 90 年代後，由於緩衝層技術的採用和 P 型摻雜技術的突破， 使得 GaN 光電元件成為研究的主流。更重要的是，氮化鎵為目前作 為白光發光二極體最主要的基礎材料，其發產潛力，不言可諭。因此， 本計畫所欲開發的智慧型晶片，便是以氮化鎵材料為規劃設計。以下 就先對氮化鎵材料特性以及氮化鎵發光二極體製程技術做一簡單的 介紹。. 2.
(11) 1-1-1 氮化鎵材料基本特性 氮化鎵材料是指元素週期表中族元素 A1、Ga、In 和 V 族元素與 N 形成的化合(GaN，InN，AlN)。由它們組成的多元合金材料(Inx Ga 1x N、A1 x Ga 1- x N)屬直接能隙半導體材料，帶隙能量涵蓋了可見光、紫. 外和深紫外波段，屬堅硬的高熔點材料(熔點約為 1700℃)。LED 作為 一種注入型的電激發光的半導體元件，靠電子在能帶間躍遷產生光， 其發光波長主要由材料的禁帶寬度決定。 λ=. hc = 1.2359 ev�E g Eg. (1). 其中 λ 為發光的波長，Eg 為材料的禁帶寬度，h 為普朗克常數，c 為 光速如式(1)。而 GaN 是屬於直接能隙之半導體材料，其能隙為 3.6eV， 而 AlN 為 6.3eV，InN 為 2.0eV。將這幾種材料做成混晶時，可以將 能隙從 2.0 eV 連續改變到 6.3eV。 因此可覆蓋從紅光至紫外光在內 的整個可見光譜，如圖 一所示。正是由於 GaN 材料具備以上的性質 及達到所要求的工藝水平，使得 GaN 於 LED 迅速發展。. 圖 一.氮化鎵能帶與晶格常數對應表. 3.
(12) 1-1-2 氮化鎵發光二極體製程關鍵技術 1995 年日本日亞(Nichia)公司中村修二博士宣布成功地開發出亮 度達 20lux 的族氮化物藍光 LED，從根本上解決三原色問題，用高亮 度 GaN 藍光、綠光 LED 製成白光 LED 取代白熾燈和螢光燈等而引 起照明光源的革命，從而 GaN 藍光 LED 成為世界研究的熱點領域， 在 GaN 藍光 LED 元件製程中，一些關鍵技術，例如金屬有機物氣相 磊晶(MOVPE)技術、蝕刻技術及晶片切割技術的優劣會直接影響到 元件的性能，因此對關鍵技術的研究是十分必要的。 1-1-3 金屬有機物氣相磊晶(MOVPE)技術 目前具有使用價值的Ⅲ族氮化物 LED 大多以 MOVPE 技術生長 磊晶材料，磊晶過程是以物質從氣相向固相轉移為主的過程。含磊晶 膜成分的氣體輸運到加熱的基板或磊晶表面上，通過氣體分子熱分解 擴散及在基板或磊晶表面上的化學反應，構成磊晶膜的原子沉積在基 板或磊晶面上，並按一定晶體結構排列形成磊晶膜。通常 NH 3 作為氮 源，三甲基鎵(TMG)為鎵源，以高純 H2 為載體，在高溫(通常大於 1000 ℃)進行磊晶生長。在基板和磊晶面上的化學反應為: Ga(CH3 )3(v) + NH 3(v) GaN (s) + 3CH4(v) 式中 v 表示氣相，s 表示固相。由於 NH3 已 位於裂解，並易於與Ⅲ族金屬有機物發生寄生反應，因此需要嚴格控 制生長條件，並改進生長設備。為了解決由於 GaN 生長溫度高易分 解而產生空位的難題，開發了雙氣流大氣壓 MOVPE(TF-MOVPE)生 長技術，如圖 二所示。這種技術採用二組氣體輸入反應室的氣路。 一路作為主路氣流，沿與基板平行方向輸入反應氣體(TMG，NH3 ， H 2 ) ，另一路作為副路氣流，以高速度在垂直基板方向輸入混合氣體 (H2 ，N 2 )以改變主氣流的流向和抑制副生長 GaN 時熱對流，採用這 種技術獲得了元件質量的 p 型 GaN 晶體。 4.
(13) 圖 二.雙氣流 MOVPE 示意圖 由於 GaN 與基板晶格失配為 15.4%，因此要生長平坦而沒有裂 紋的高質量 GaN 磊晶層非常困難。提出利用低溫生長 AlN 或 GaN 作 為緩衝再與高溫(1000℃)生長 GaN 的二段生長法得到表面平坦如鏡， 低剩餘載流子濃度，高電子遷移率的高質量 GaN 磊晶層，於 1991 年 首先獲得 GaN 磊晶層室溫光泵浦下的受激射。但存在因高溫生長造 成材料界面間的互擴散和多元化合物的金相分離，為降低生長溫度， 近年來有學者進行 GaN 原材料的等離子體或光輻助 MOVPE 生長的 研究，國內學者首先採用了 ECR 等離子體輻助 MOVPE 方法進行 GaN 材料的磊晶生長。低溫生長的關鍵是解決活性氮源並為生長表面 提供活化能，以 ECR 等離子體提供活化氮源，在 GaAs(001)基板生 長出晶質好的純立方 GaN 單晶膜。為了降低 LED 的漏電流，削弱熱 效應提高 LED 的可靠性，採用側向磊晶生長技術(ELOG)，首先在 C 面藍寶石基板生長 2um 左右的 GaN 磊晶膜，在上面製作 SiO2 掩膜 週期性結構，再側向磊晶生長 15um 左右，得到光滑表面的 GaN，並 在上面生長 LED 磊晶結構，不僅可使 LED 磊晶片中的錯位密度相對 常規工藝下降兩個數量級(錯位是有效的漏電流路徑)，也降低了漏電 流，提高了輸出功率和外量子效率。. 5.
(14) 1-1-4 GaN蝕刻技術 在製作 n 型歐姆電極採用藍寶石絕緣基板生長的 GaN 以形成 LED 結構，需借助於蝕刻技術完成。由於 GaN 材料本身穩定的物理、 化學性質，對所有的酸均呈惰性，在熱鹼中蝕刻也慢，因此只能用於 乾蝕刻技術來完成。對 GaN 的乾蝕刻研究方法包括活性離子蝕刻 (RIE)、電子迴旋共振(ECR)等離子體蝕刻、化學輻射離子束蝕刻 (CAIBE)、磁控活性離子蝕刻(MIE)等，目前使用最多的是電磁感應 耦合離子(ICP)乾蝕刻技術並已成為製作各種 GaN 微結構的關鍵技術， 同時也是目前共面電極(即 p，n 電極位於晶片同一側)結構 LED 製作 n 電極的主要技術。為保證元件良好之性能，要求蝕刻需具有高速率、 大深度、垂直側壁，光滑界面及強的非選擇性。. 1-2 研究動機與目的 1-2-1 氮化鎵OEIC結構設計與驗證 我們初步規劃的 OEIC 結構主要是由 MOSFET 與 LED 兩元件所 構成，如下圖 三所示。其兩者集成於單一晶片上，藉由開關元件通 道的導通與否，將其電產生之訊號傳送至 LED，再以光的形式釋放。 當 MOSFET 閘極上方之電壓為正電壓時，其下方 n-GaN 將不會有通 道產生，因此將不會有載子於通道中流動，因此 LED 將不會收到來 自於電晶體之訊號，所以不會發光，一旦閘級上方施加電壓為負電壓 時，將會吸引 n-GaN 中之少數載子以形成通道。而其汲極與源極處 並不是以離子佈植之方式形成 P+，因此其汲極與源極兩端要施加大 負電壓，吸引 n-GaN 中之少數載子電洞，才會使通道中之載子於汲 與源極間流動。此結構只單純作為驗證製程可行性分析，並不是做為 最後元件，因為此結構閘極所供給電壓為負值，電路應用上並不可行。 而且閘極是製作在 n-type GaN 表面，雖然有沈積絕緣氧化層，但在 6.
(15) 高電壓操作的操作環境之下，該 MOSFET 能否維持其作為開關的功 能仍有待考驗。因此，我們後續元件製作將把閘極製作於薄層 n-GaN 表面，將有利於高電壓操作環境，稍候會將此設計作詳細說明。. 圖 三.初步驗證 GaN-based OEIC 結構示意圖 相較傳統利用打線方式來連結發光與電子元件，圖三所示的驗證結構 優勢在於: 1. 整個 LED die 的封裝面積顯著減小，可以促進其與光學系統 的整合，如與 LCD backlighting units 以及 micro-display system 的整 合. 。 2. 整合 LED 與 MOSFET 的封裝結構，將有利於其在大電流. (I>1A)，短 rise/fall time(f<500ns)的元件調變操作。傳統打線(electrical wire)連結 driver circuit 與 LED 在高電流短脈衝的操作之下，電線可 視為天線(antenna)並發送出 RF 訊號，影響系統輸出。 3. 為了減少 GaN LED 在大電流密度(>0.5A/mm2) 操作下發光 波長的偏移效應(wavelength shift effect)，及其後續對於混合螢光粉所 輸出之白光品質的影響，高功率 GaN LED 多會配合使用大脈衝電流 來驅動控制。如在封裝中有打線的存在，將會引入電感，嚴重的影響 LED 出光的起閉速度。 7.
(16) 另一驗證結構，將結合乾蝕刻等製程技術，整合 GaN-based LED， MOSFET 以及 Photo-detector。其結構如下圖 四所示，利用成長在藍 寶石基板的氮化鎵晶片由於藍寶石基板導熱係數差，傳統打線模式將 無法負荷大電壓操作，GaN-based OEIC 因為沒有金屬線，因此元件 間的連結距離變短，所以有較小的 electromagnetic interference(EMI)， reliability 也隨之提高。也因為 GaN-based LED 與 GaN MOSFET 更 為接近的排列，這樣的 OEIC 結構整體的內部連接電感(interconnection inductance)也較低。此外，因其沒有金屬線以及焊膠，元件間電路錯 接或是焊膠短開路的機會變小，減低 fault liability，寄生電容效應也 會減低。更重要的是整體製作成本的下降以及 yield 值的有效提升， 這些都是在傳統半導體製程結構中所沒有的優勢。. 圖 四.整合白光 LED,MOSFET 以及 Photo-detector 結構示意圖. 8.
(17) 1-2-2 智慧型晶片電路設計. 圖 五.氮化鎵智慧型晶片電路圖 1-2-3 元件基本工作原理 如圖 五所示，IC 施加逆向偏壓於閘極端，n-GaN (n = 1×1018 cm-3) 當中所排斥的是電子，於 V GS =-2V 時還不會有通道產生。一旦施加 一負偏壓(超過-2V)至 MOSFET 之閘極端，此時通道中的載子(電子)， 聚集於閘極下方而形成 n 型通道層。源級端與汲極端之電極則是沉積 於 n-GaN 上來形成歐姆接觸。若在源極與汲極端施加電壓推動通道 中的電子，便會有電流流通，此電流流經上方 LED 時(順向偏壓)，便 會使其發亮，而發亮之訊號傳送至右側之光偵測器(PD)。其光偵測器 在外加逆向偏壓之下，將光訊號中之電子電洞對加以分開，便會有一 逆向電流流過 PD。而下方之判斷電路便會偵測到電荷之變動，而傳 回其值至 IC 電路中.實際的元件製作流程詳如下方第三章.實驗步驟 與設備元件製作步驟逐一論述。. 9.
(18) 於流程圖中，紫色為電子流之流動方向(為 nMOSFET，所以通道 中流動的載子為電子)，一旦通道形成後，其電流便會流經 LED 而使 其發光，LED 發光約 5~5.3. V，此電路的重點在於，IC 所傳送之電. 壓經整流後約 120V 上下，然而上方 LED 與 MOSFET 形同串接，所 以閘極所承受之高壓為 120~130V 左右，而 LED 僅需約 2.3~2.7V 之 順向偏壓便可導通。因此。必須特別注意的是 MOSFET 在 100V 以 上之偏壓操作之下，能否正常運作。又高電壓是否會擊穿氧化層，造 成元件失去作為開關的功用。. 1-3 文獻回顧 為了使高頻傳輸上更為快速，除了利用光導作為傳輸訊息的媒介 外，亦有不少團隊致力於開發開關元件與發光二極體於同一積體電路 上，2013 年 Z.LI 和 J.Waldron 團隊利用 select epi removal(SER)， selectivearea grow(SAG)，and 3-dimention(3D) integration using GaN waferbonding 三種方式製作 OEIC 電路，將 LED 磊晶於 HEMT 磊晶 層上方，研究結果發現 SER(可選擇性的磊晶移除)製程方式與其他兩 種比較後較佳，其優點在於(1)不必再磊晶成長，因此製程時間較短(2) 兩元件可共享同一磊晶層(3)發光強度可由頂部或底部提取，但其缺 點就是當 LED 磊晶在電子元件上將使得熱阻上升(熱損耗上升)，將會 元件造成彼此間扇熱不易的現象發生，並且在蝕刻過程中將會使得 AlGaN 緩衝層造成損傷，進而降低 2DEG(二維電子氣)之性能[6].2014 年 Zhao Jun Liu 和 Jun Ma.團隊更提出 SER 與 SEG 兩製程方式比較， 並於 LED 磊晶層上磊晶 HEMT 結構，雖 SEG 方式可解決 AlGaN 因 蝕刻造成之損傷，但磊晶溫度將是一個很重要的課題，研究發現於 Sapphire 基板上磊晶 LED，在於其上方磊晶 HEMT，會有兩大問題產 生:(1)由於下方 LED 與 Sapphire 晶格不匹配之故，因此會有應力的問 10.
(19) 題產生，(2)LED 的 MQWs(InGaN/GaN)磊晶時大多低於 300℃，若要 在其上方磊晶 HEMT 結構(磊晶約 1045℃)，相對會影響到 LED 之性 能，故解決方式就是降低 HEMT 結構之磊晶溫度，所以相對 HEMT 移動率也會相對降低[7].如上述所述，開關元件諸如”金氧半場效應電 晶體 HEMT MOS-Channel HEMT 等等元件，其特點在於高崩潰電壓， 低開通電阻，以及可應用在高頻電路下操作， 而氮化鎵在 LED 上應 用以往均須以電子電路來驅動，如(1)AC-DC 功率轉換.(2)脈衝寬度調 變(3)數位電流調變，以上便是其應用之處.因此整合兩種元件於同一 晶片上將可降低研發電路之製作成本與尺寸大小，並且改善固態發光 系統之敏感度並使其於高頻傳輸過程中降低失真狀況的發生.，於現 今電路上 LEPIC(light-emitting power integrated circuit)將扮演重要的 角 色 於 故 固 態 照 明 上 之 應 用 ， 如 可 見 光 通 訊 傳 輸 VLC(visible light-communication)上之應用，其是用肉眼可看到的唯一『無線通信』 信號，利用螢光燈或 LED 等發出高速明暗閃爍信號來傳輸數據，可 以作為一個區域網路技術，在照明的同時傳輸數據，一般白光 LED 因亮度很高，且調製速率非常高，人眼完全感覺不到光的閃爍，因此 可同時做到照明與傳輸，且最大的特色是可結合固態照明技術。VLC 主要利用波長介於 400 THz(780 nm)至 800 THz (375 nm)的可見光來 作為通訊媒介，使用普通的日光燈時，其傳輸能力為 10 kbit/s；使用 LED 燈時，則可達到 500 Mbit/s，傳輸距離達 1~2 公里，LED 可見 光通訊傳輸技術多採用白光 LED，因為白光 LED 特點為快速反應， 能作為可見光通訊技術的基礎。. 11.
(20) 第二章 實驗儀器與原理 2-1 化學氣相沉積 薄膜沈積依據沈積過程中，是否含有化學反應的機制，可以區分 為物理氣相沈積（Physical Vapor Deposition，簡稱 PVD）通常稱為物 理蒸鍍及化學氣相沈積（Chemical Vapor Deposition，簡稱 CVD）通 常稱為化學蒸鍍。. 2-2 CVD 的種類與比較 在積體電路製程中，經常使用的 CVD 技術有：1)『大氣壓化學 氣相沈積』(atmospheric pressure CVD、縮寫 APCVD)系統、2)『低壓 化學氣相沈積』(low pressure CVD、縮寫 LPCVD)系統、3)『電漿輔 助化學氣相沈積』(plasma enhanced CVD、縮寫 PECVD)系統。在表 二中將上述的三種 CVD 製程間的相對優缺點加以列表比較，並且就 CVD 製程在積體電路製程中的各種可能的應用加以歸納。 表二.各種 CVD 製程的優缺點比較及其應用 製程. 優點. APCVD 反應器結構簡單 沈積速率快. 缺點 步階覆蓋能力差. 應用 低溫氧化物. 粒子污染. 低溫製程 LPCVD 高純度 步階覆蓋極佳. 高溫製程. 高溫氧化物. 低沈積速率. 多晶矽鎢,矽化鎢. 化學污染. 低溫絕緣體. 粒子污染. 鈍化層. 可沈積大面積晶片 PECVD 低溫製程 高沈積速率 步階覆蓋性良好 12.
(21) 2-3 電漿輔助化學氣相沈積系統 電漿輔助化學氣相沈積（PECVD）系統使用電漿的輔助能量， 使得沈積反應的溫度得以降低。在 PECVD 中由於電漿的作用而會有 光線的放射出來，因此又稱為『輝光放射』(glow discharge)系統。圖 六是一個 PECVD 系統的結構示意圖。圖中沈積室通常是由上下的兩 片鋁板，以及鋁或玻璃的腔壁所構成的。腔體內有上下兩塊鋁製電極， 晶片則是放置於下面的電極基板之上。電極基板則是由電阻絲或燈泡 加熱至 100℃至 400℃之間的溫度範圍。當在二個電極板間外加一個 13.56MHz 的『射頻』(radio frequency，縮寫 RF)電壓時，在二個電極 之間會有輝光放射的現象。工作氣體則是由沈積室外緣處導入，並且 作徑向流動通過輝光放射區域，而在沈積室中央處由真空幫浦加以排 出。 PECVD 的沈積原理與一般的 CVD 之間並沒有太大的差異。電 漿中的反應物是化學活性較高的離子或自由基，而且基板表面受到離 子的撞擊也會使得化學活性提高。這兩項因素都可促進基板表面的化 學反應速率，因此 PECVD 在較低的溫度即可沈積薄膜。在積體電路 製程中，PECVD 通常是用來沈積 SiO2 與 Si3N4 等介電質薄膜。 PECVD 的主要優點是具有較低的沈積溫度；而 PECVD 的缺點則是 產量低，容易會有微粒的污染。而且薄膜中常含有大量的氫原子。. 圖 六.化學氣相沉積系統實體圖. 13.
(22) 2-4 SPUTTER 濺鍍系統 濺鍍（sputtering）製程是使用電漿（plasma）對靶材進行離子轟 擊（ion bombardment），將靶材表面的原子撞擊出來。這些原子以氣 體分子型式發射出來，並到達所要沉積的基板上，再經過附著、吸附、 表面遷徙、成核等過程之後，在基板上成長形成薄膜。. 2-5 電漿之理論 電漿是指由諸多離子、電子、分子、及原子團所組成的部份離子 化氣體電漿的產生可經由在低壓下（l00mTorr~數個 Torr 之間）對兩 個電極之間施加高電壓，而在兩電極之間形成一個高電場。兩電極板 之間帶正電荷的氣態離子藉著此一電場而加速前往帶負電的電極板 面上轟擊，因此會產生很多不同的粒子，其中包含了二次電子。而這 些遭轟擊出來的二次電子也在電場加速下，往帶正電的電極板方向前 進，在途中，將會與電極板之間的其他氣態粒子產生多次的碰撞，產 生解離、激發或離子化的反應。因離子化反應的離子將如前述一樣， 在電場的加速下，獲得極大的能量，而對陰極板板面進行轟擊，而產 生二次電子。因此，此時兩電極板之間離子與電子的關係，就此綿綿 不絕的延續下去，類似崩潰（breakdown）的連鎖反應使得在低壓氣 氛下產生大量的離子與電子而形成電漿態。電漿內包含了帶正電的離 子、帶負電的電子與中性原子，故永遠保持在電中性的狀態。 利用 此原理，於真空之腔體通入惰性氣體氬（Ar），且在兩個電極板間（陰 極加在靶材，陽極加在基板）加上高壓直流電源，可將膜沉積於基板 上。. 14.
(23) 2-6 磁控濺鍍原理 若在濺鍍設備加裝磁控裝置，藉著磁場與電場間的電磁效應，所 產生的電磁力，將會影響電漿內電子的移動，使得電子將進行螺旋式 的運動。由於磁場的介入，電子將不再是以直線的方式前進。螺旋式 的運動，使得電子從電漿裡消失前所行經的距離拉長，因此增加電子 與氣體分子間的碰撞次數，而使得氣體分子離子化的機率大增，便有 更多的離子撞擊靶材，濺射出更多的粒子沉積於基板上，因此磁控裝 置可提昇濺鍍的沉積速率，如圖 七所示。. 圖 七.磁控濺鍍示意圖[8]. 2-7 電漿耦合感應離子蝕刻機(ICP-RIE) 乾蝕刻機制(dry etching):是以氣體電漿來蝕刻樣品的表面原子或 分子。在蝕刻過程中並不使用液態的化學溶液，因此稱之為乾蝕刻。 影響乾蝕刻的因素包括：(1)蝕刻系統的型態；(2)乾蝕刻的參數；(3) 前製程相關參數，如光阻、待蝕刻薄膜之沈積參數條件、待蝕刻薄下 層薄膜的型態及表面的平整度。一個化學反應機制的理想蝕刻過程 圖 八所示，可分為下列幾個步驟：(1)反應氣體進入腔體；(2)產生電 漿型態之蝕刻物種，如離子及自由基；(3)蝕刻物種藉由擴散、碰撞 或場力移至待蝕刻物體表面並吸附於表面；(4)蝕刻物種停置在待蝕 15.
(24) 刻物體表面一段時間；(5)進行化學反應並產生揮發性之生成物；(6) 生成物脫離蝕刻物表面；(7)脫離表面之生成物擴散至氣體中排出。 上述步驟若其中一個步驟停止發生，則整個反應將停滯。而其中生成 物脫離表面的過程最為重要，大部分的反應物種皆能與待蝕刻物表面 產生快速的反應，但是，當生成物無法順利的脫離晶片表面，反將不 會發生。. 圖 八.化學性與物理性乾蝕刻機制[9] 在乾蝕刻中，隨著製程參數及電漿狀態改變，其反應又可細分為 三種 蝕刻型態：1.純物理性蝕刻；2.純化學反應性蝕刻；3.離子輔助 蝕刻。. 2-8 純物理性蝕刻 純物理性蝕刻，又稱為離子轟擊蝕刻，是利用偏壓將電漿中帶電 的正離子加速並往晶片表面轟擊，透過部分離子能量的轉移而將蝕刻 材料擊 出，可視為一種物理濺鍍(sputter)。此過程完全利用物理上的 能量轉移，故屬於物理性蝕刻。由於離子撞擊擁有良好的方向性，此 類蝕刻可獲得接近垂直的蝕刻輪廓的特點。但是由於離子是以撞擊的 方式達到蝕刻的效果，因此光阻與待蝕刻材料兩者同時遭受蝕刻，所 以，此蝕刻型態對蝕刻材料選擇性很差。同時蝕刻終點必須精確的控 16.
(25) 制，因為以離子撞擊方式蝕刻對於多層物質的選擇比很低。且被擊出 的物質往往是非揮發性物質，而這些物質容易再度沈積至被蝕刻物薄 膜的表面或側壁，所以蝕刻效率偏低。此種蝕刻效果與蝕刻材料的化 學鍵能有相當大的關係。其蝕刻過程如圖 十(a)、(b)所示。(a)由氣體 所解離的陽離子受偏壓影響加速移動至晶片表面，(b)陽離子撞擊晶 片表面以達到蝕刻的結果。. 2-9 純化學反應性蝕刻 純化學反應性蝕刻，則是利用電漿中的反應粒子擴散至待蝕刻物 質的表面，並與蝕刻表面原子進行反應，形成易揮發性產物，藉由真 空設備抽離反應腔，而達到蝕刻效果。在此反應機構中，反應粒子的 組成主要是蝕刻氣體經電漿放電解離成的自由基原子團，原子團經擴 散至蝕刻表面而進行等向性蝕刻。因此種反應完全利用化學反應來完 成，故屬於化學反應蝕 刻。此種蝕刻方式相近於濕式蝕刻，只是反 應物及產物的狀態由液態變為氣態，並利用電漿來促進蝕刻的速率。 因此，純化學反應性蝕刻擁有類似於濕式蝕刻的優點與缺點，即高選 擇比及等向性蝕刻。綜觀而論，純物理蝕刻，有兩大缺點：1.選擇比 低；2.蝕刻效率低。而化學反應蝕刻也有兩個缺點：1.等向性蝕刻， 2.無法運用至次微米製程，此乃由於線寬控制與均勻性等問題。. 2-10. 離子輔助蝕刻. 另外一種蝕刻機構，為最廣泛使用的製程方法，結合物理性與化 學反應性蝕刻類型，其兼具了物理性蝕刻的非等向性，及化學性蝕刻 的高選擇比之優點。因蝕刻的過程不同，將其細分為二：(1)離子輔 助蝕刻；(2)側壁被覆層輔助蝕刻。以下依序做介紹: (1)離子輔助蝕刻(ion-enhanced etching) ，即所謂的活性離子蝕刻. 17.
(26) (Reactive Ion Etch，RIE) ，此種蝕刻方式兼具非等向性及高選擇比等 雙重優點，蝕刻的進行主要靠化學反應來達成，以獲得高選擇比。即 反應粒子在無離子轟擊的情況下幾乎不與蝕刻表面作用，當離子撞擊 晶片表面造成晶片表面晶格的破壞、原子鍵的斷裂，進而與電漿中的 原子團反應形成揮發性產物，以達到蝕刻的效果。 (2)側壁被覆層輔助蝕刻(ion-enhanced inhibitor)，此機構的概念就 是反應粒子會與晶片表面立即反應，由於偏壓的作用，離子束會做垂 直表面的轟擊，而側壁的沉積物會留下，且可降低純化學性蝕刻的等 向性蝕刻作用，使整個蝕刻過程成為非等向性蝕刻。加入離子撞擊的 作用有二：一是將待蝕刻物質表面的原子鍵破壞，亦加速蝕刻速率； 二是將沈積於待蝕刻物質的產物或聚合物(polymer)打掉， 蝕刻方可 繼續進行，而在側壁上的沉積物，因未受離子的撞擊而保存下來，阻 隔了表面與反應蝕刻氣體的接觸，使得側壁不受侵蝕，而獲得非等向 性蝕刻。綜上所言，電漿蝕刻的完成包含了以下幾種過程：(1)化學 反應，屬等向性；(2)離子輔助蝕刻，具方向性；(3)保護層的形成， 可避免側壁遭受侵蝕；(4)生成物殘留的排除。 上述四種蝕刻機制，其蝕刻型態如圖 十所示。本實驗所使用的 電漿氣體為 Cl2 氣與 Ar 氣，其蝕刻過程中的反應型態是接近離子 化反應蝕刻類型。而我們使用的電感耦合電漿蝕刻系統為日本 Samco 公司製造，機台型號為 RIE-101iPH。 據文獻所探討，蝕刻大致上分為兩種機制，分別為物理性蝕刻與 化學性蝕刻，但因受限於蝕刻機台的氣體種類，目前僅以氯氣與氬氣 之混合氣體當作蝕刻之主要氣體，相對的氣體的通量也會影響蝕刻垂 直度與蝕刻率，舉例來說，若以氬氣為主，則偏向物理性蝕刻，氣體 量雖上升，但相對於蝕刻速率不會有太大影響，相對的，一旦氣體量 18.
(27) 超過一額定值(25sccm)，會產生內凹之現象發生，但其輪廓大多趨近 垂直，故不受晶體方向之影響，屬非等向性蝕刻;若以氯氣為主，則 偏化學性蝕刻，隨著 Cl2 氣體含量比例的增加，其蝕刻速率明顯上 升，受晶體方向之影響較據烈， 形同濕蝕刻，故為等向性蝕刻，相 對的垂直度將不會較明顯，因此以下便固定氬氣總量，並分別調變其 電漿功率與氯氣總量，作一系列之比較，如下表三所示: 表三.測試 GaN 蝕刻速率 Sample(BIAS 變動) A. B. Sample(Cl2 變動). C. D. E. F. 300. 300 300. ICP POWER(W). 300 300 300 ICP POWER(W). BIAS POWER(W). 20. 30. 40. BIAS POWER(W) 30. 30. 30. PRESSURE(mtorr) 15. 15. 15. PRESSURE(mtorr) 15. 15. 15. CL2 flow(sccm). 50. 50. 50. CL2 flow(sccm). 10. 20. 30. AR flow(sccm). 5. 5. 5 AR flow(sccm). 5. 5. 5. TIME(min). 4. 4. 4 TIME(min). 4. 4. 4. 樣品A. 樣品B. 樣品C. 樣品D. 19.
(28) 樣品E. 樣品F. 圖 九.不同蝕刻氣體流量下所呈現之蝕刻結構 本樣品是以粗糙度約 100nm 的粗糙片做蝕刻，是以由圖 九 SEM 圖觀測到，樣品 A.B.C 僅只變動蝕刻電漿大小，蝕刻氣體總量並未改 變，由數據中顯示，乃氯氣作主宰，而非氬氣，因此化學性蝕刻現象 較明顯，垂直度較為傾斜，而樣品 D.E.F 乃是增加其氬氣量，由圖可 見，隨著氬氣量上升，側壁傾向更為垂直，其粗糙度明顯降低 30nm， 故將採參數 F 作往後蝕刻之參考依據。. 20.
(29) 圖 十.三種蝕刻(物理,化學,離子輔助)機制示意圖[10]. 21.
(30) 2-11. Hall measurement. 利用霍爾效應求出樣品載子的極性、濃度及移動率，已知半導體 寬度:w(cm)，厚度:d(cm)，截面積:A=wd(cm2)，電流 I: +X 方向(電子 流:-X 方向)，磁場 B:+Z 方向; 若半導體中主要傳導載子為:電子(q= -1.6X10-19 Coul)，則 V H<0 為 n-type 半導體電洞(q=1.6X10-19 Coul)，則 V H>0 為 p-type 半導體由所量測到的 V H 正負值得以判斷載子之極性)， 以 q=e-為例:Q 所受-y 方向之磁力(Lorentz force): ����⃑ ����⃑d × �B⃑ → FB = qVd B(Nt) FB = qV. (2). q向-y方向邊緣堆積後產生較低電位(產生了電位差)，進而產生-y方向 的內建電場(霍爾電場E H)，此電場使q=e-受到一個+y方向之庫倫引力: ����⃑ �⃑ → FE = qEH (Nt) FE = qE. (3). ����⃑ FB = ����⃑ FE → EH = Vd B. (4). 當 F 與 F 作用力平衡時: E B. 其中，飄移速率(drift velocity): Vd =. J I cm = � � nq nqA s. (5). [J(體)電流密度(A/cm2);載子濃度(1/cm3)];當平衡時所量測之霍爾電壓 (Hall voltage):. 將(5)代入(4)可得:. VH = EH w(Volt). 22. (6).
(31) 霍爾電場: EH =. 霍爾常數(Hall coefficient):. J B = R H JB nq. RH =. 由(7)，載子濃度(concentration):. 1 nq. (I�A). 1 JB IB 1 n= = = = � � 3� cm qR H qEH q(VH� ) qVH d w. (7). (8). 由(8)亦可推得:. VH =. 因其(9)=(6). IB (Volt) nqd. (9). 載子遷移率(mobility):. µ≡. J� nq. Vd σE⁄nq 1 =� �= | 1= | 1 σ=ρ E E E nqρ RH =nq RH cm2 = � � ρ Volt ∙ sec. 其中E:外加電流所產生的電場 ( ≠ E ) H. 23. (10).
(32) 2-12. 利用霍爾效應求出樣品載子的極性、濃度及移動率。. 圖 十一.霍爾量測示意圖. 24.
(33) 2-13. TLM 傳輸線理論. Rc & ρ c : 在金屬與半導體接面中，其等效電路示意圖見圖 十二所示，個 別 不 同 材 料磊 晶 層 接 面 形 成 後 ， 接 面 處 的 電 阻 值 稱 為 接 觸 電 阻 (contact resistance ) R C(Ω). ，總電阻值 R T 包含材料接面間的接觸電. 阻 Rc 以及上下兩磊晶層在接面附近的片電阻(sheet resistance)R SH (Ω / );接觸電阻 R C 的大小和金屬、半導體種類以及製程方式有關， 此外也與接觸面積大小成反比關係，因而無法評估歐姆接觸特性的問 題，所以在此我們引入一特徵接觸電阻(characteristic/ specific contact resistance)ρ c (Ω-cm2)，作為評斷歐姆接面之電性的標準。(ρ c 為電流 密度對電壓微分的倒數在 v=0 處:ρ c =(dJ/dV)-1);TLM 方法是由幾個不 同間距 d(cm)的相鄰金屬所構成的，電流流向為一維(1 dimension)， 沿著材料表面在相鄰金屬間流動，其求出之ρ c 關。. 25. 與接觸面積大小無.
(34) 圖 十二. TLM 傳輸線模型-等效電路示意圖 <觀念> 總電阻是由金半接面接觸電阻 Rc 及半導體本身的片電阻 RSH串 聯得到 TLM 理論(細節)推導:任兩個金屬電極間的電阻值. 其中RC = RSC ×. Lt. W. RT = 2 ∙ RC +. R SH ∙L W. TLM 理論，即把電流在金屬與半導體接面及其下. 所通過的路徑，看成一傳輸線的等效電路模型。R 為單位長度之電 阻(Ω/m)，G 為單位長度之電導(1/ Ω-m)L 為單位長度之電感(H/m)，. C 為單位長度之電容(F/m).根據克希荷夫電壓定律(Kirchhoff age. Volt-. Law，KVL)可得 −. ∂y�x，t� ∂i�x，t� = R ∙ i�x，t� + L ∙ ∂x ∂t. 根據克希荷夫電流定律(Kirchhoff −. Current. Law，KCL)可得. ∂i�x，t� ∂V�x，t� = G ∙ V�x，t� + C ∙ ∂x ∂t 26. (11). (12).
(35) 由傳輸線所給定參數，其中 Rsc為金屬與半導接面下之半導層的電阻 (W/□)。W為金屬與半導體接面寬度，而G=W(1/ρC+jωc) ，因為是直 流分析，所以ω= 0，以phasor(時諧time harmonic)簡化上式表示成1階 ODE： −. dv(x) = (R + jwL)I(X) dx. (13). dI(x) = (G + jwC)V(X) − −(14) dx. (14). (14)代入(13)，ω=0. d2 V(x) R SC 2 ( ) � = γ V x ，γ = √RG = dx 2 ρC. (15). (13)代入(14)，ω=0. d2 I(x) R �R SC∙ ρC 2 ( ) � = γ I x ，z = = dx 2 C W. 其中，R(單位長)= R SC ×. 1. W. =. RSC W. ; G(單位長)=. (16). W. ρC. Phasors: V�x，t� = R e �V(x)ejwt �，i�x，t� = R e [I(x)ejwt]. 由(15)，(16)解方程式得:. V(x) = Vt ∙ cosh(γ ∙ x) − It ∙ z ∙ sinh(γ ∙ x) I(x) = It ∙ cosh(γ ∙ x) −. Vt ∙ sinh(γ ∙ x) Z. (17) (18). 此即所謂傳輸線公式，z 為傳輸線的特徵阻抗，γ 為傳播常;而金 屬與半導體間的接觸電阻 Rc 為在 x = 0 處之電壓與電流比，即: 27.
(36) RC =. V(0) Vt = I(0) It. (19). 在此定義轉換長度(Transfer Length)Lt 為：當 x =Lt 時，電流值 降為 x= 0 處之 e-1 倍(其意義是當電子從金屬接觸端邊緣(x=0)的電 流降為原來的 1/e 所走的長度)。由此得 γ=�. R SC 1 = ρc Lt. (20). （I(0) = I1 ; I(It) = I(0)cosh(γ ∙ Lt ) − I(0)sinh(γ ∙ Lt ) → I(Lt ) = I(0)e−γ∙Lt = I(0)e−1 → γ =. 當 x = d 時，電流為 0；I(d) = 0 代入(18)式，得. 1 ） Lt. d d �R SC ∙ ρC R C = z ∙ coth � � = ∙ coth � � − −(21) Lt W Lt. (21). 當電極長度遠大於轉換長度(d >>Lt)時，coth(d/Lt)~1，所以. 由(20)及(22)兩式，可得. 或由(20)式，可得. RC =. �R SC ∙ ρC W. (22). ρC = R C ∙ Lt ∙ W. (23). ρC = R SC ∙ L2t. (24). 任兩個金屬電極間的電阻值 R T 為： RT = 2 ∙ RC +. R SH R SC ∙ Lt R SH ∙l≅ 2∙ + ∙l W W W 28. (25).
(37) 其中 R SH 為未與金屬接觸之半導體層的電阻(W/□) ，而 L 為兩電極 間距。藉由改變兩電極間距離 L ，並量取其之間的總電阻 RT 得到一 系列(RT， L)，以最小平方誤差(最小二乘方)法，線性迴歸得到 RT-L 曲線圖：. RT = 2 ∙ RC +. R T 軸的截距為：. R SH R SC ∙ Lt R SH ∙l≅2∙ + ∙l W W W. L軸的截距為：. 2R C = 2. R SC ∙ Lt W. R T -L線的斜率為：. 2Lt = 2. R SC ∙ Lt W. slope =. 當 R SC 近似於 R SH ，. R SH − −(28) W. ρC = R SH ∙ L2t (29). (26). (27). (28). (29). 此處 R SH 可由線之斜率(28)式求得， Lt 可由 L 軸之截距(27)式求得。. 29.
(38) 圖 十三. TLM 電阻值與電極間距關係圖 表四.各金屬合金於半導體材料之 TLM 計算. 30.
(39) 第三章 實驗步驟與設備 3-1 製程基本流程圖 以Hcl:DI Water =1:3之比例去 除表面Ga2O3. 整面鋪PECVD SiO2當閘極氧 化層. 蝕刻出Mesa平 台(界定LED與 MOSFET區塊). ICP-RIE蝕刻 Source & Drain 上方之SiO2層. 蝕刻至 undoped-GaN以 絕緣MOSFET 與LED. ICP-RIE蝕刻 Mesa上n+InGaN之SiO2. 濺鍍Ti/Al金屬 至Source & Drain區塊. 濺鍍Ni/ITO於 n+-InGaN上方 當作LED電極. Ti/Al金屬做熱 退火動作使其 與下方n-GaN 形成歐姆接觸. Ni/ITO作退火 動作使其與下 方n+-InGaN形 成歐姆接觸. 31. 濺鍍Ti/Au於 Gate上當作 MOSFET電極.
(40) 3-2 製程步驟 3-2-1 定義Mesa & Isolation： a)將試片依序置於丙酮(ACE)、異丙醇(IPA)溶液中以超音波震盪 器清洗約 3 分鐘，再以去離子水(D.I. water)沖洗，再以用氮氣槍吹拭 乾後，置於攝氏 100 度的加熱盤上加熱去除殘餘水氣。 b)以轉速 1000rpm(10sec)4000 rpm(40sec)旋轉塗佈 LOR 3B，放置 於攝氏 170 度的加熱盤上加熱 3 分鐘當光阻犧牲層使用。 c) 以 轉 速 1000rpm(10sec)4000 rpm(30sec) 旋 轉 塗 佈 光 阻 (AZ 5214E)，放置於攝氏 100 度的烤箱加熱 7 分鐘以固定光阻。 d)曝光：採正光阻模式，以 Karl Suss 光罩對準機曝光，一次曝 光為 12sec e)顯影：以顯影劑 AZ-300 顯影 30sec f)先以氮氣槍吹拭，再以加熱盤 110℃(約一分鐘)，烤乾光阻上 的水氣. 32.
(41) 3-2-2 蝕刻Mesa平台 a) 去除殘餘光阻：將試片置入紫外光臭氧清洗機(UV-Ozone Stripper)中，設定溫度為 30 度，清除時間為兩分鐘，去除顯影不完全 殘留的光阻以避免蝕刻時光阻燒焦。 b)使用 SAMCO RIE-101Iph 機台蝕刻約 1.1μm 之深度，以定義 LED 平台，簡圖如下所示:. c)再以 α-step(膜後測定儀)檢測是否蝕刻到所需深度，約 1.1μm 之蝕刻深度. 33.
(42) 3-2-3 絕緣LED與MOSFET元件(Isolation) a) 曝 光 方 式 同 第 二 步 所 示 ， 再 將 其 置 入 紫 外 光 臭 氧 清 洗 機 (UV-Ozone Stripper)中，去除殘餘光阻後蝕刻 2μm 之深度 b)先以丙酮去除蝕刻後之光阻，依序置入異丙醇和 DI WATER 再以顯影液 AZ300MIF 去除 LOR，再浸入 DI WATER 去除顯影液 c) 再以 α-step(膜後測定儀)檢測是否蝕刻到所需深度，如下所示 約 2μm 之蝕刻深度. 34.
(43) 3-2-4 蝕刻n-GaN 1.85μm，剩餘厚度為100nm，當閘極通道層使用. 35.
(44) 3-2-5 濺鍍Source，Drain金屬: a)去除表面氧化層：將試片置入曝光方稀釋的鹽酸(鹽酸:水=1:3) 約 3 分鐘 b) 曝光方式同第二步，分別開出 Source，Drain 圖形 c) 濺鍍金屬：使用磁控濺鍍系統(鍍上金屬為 Ti/Al，厚度為 25/250nm) d) 剝離金屬(lift off)：將蒸鍍金屬後的試片置入 ACE 溶液中靜 置 20 分鐘，待非定義區的金屬剝離後，依序用 IPA、D.I. water 沖洗， 再將試片置於顯影劑 AZ300 MIF 中，去除 LOR，再浸入 DI WATER 中，以氮氣槍吹拭乾淨。. 36.
(45) 3-2-6 以PECVD(化學氣相沉積系統)長晶SiO2(TEOS): a)將樣品置入 PECVD 中長晶 SiO 2， 約 200nm b)長晶後將樣品置入 ACE.IPA，DI 中洗淨，再以氮氣槍吹拭 c)至加熱盤於攝氏 110℃，約一分鐘烤乾，去除 SiO 2 上之水氣 d)曝光開出 Source，Drain 圖形，以 ICP-RIE 蝕刻其上方之 SiO 2. 37.
(46) 3-2-7 定義左側LED電極圖形: a)曝光方式同第二步，開出 P-GaN 上方 Mesa 圖形 b)再以乾蝕刻 ICP-RIE 蝕刻 Mesa 內縮區域之 SiO 2 ，(約蝕刻 200nm/90s)再濺鍍 Ni 於其上方 c)先將濺鍍系統抽真空至 1.6E-6 之真空度下，再通入氧氣 50sccm 於腔體中約 1 小時，使其 Ni 與下方 n+-InGaN 形成 NiO 結構 d)再濺鍍 250nmITO 於 Ni 上，此乃電流擴散層，使其電流均勻 分佈在電極表面 e)以 lift off 方式剝離不必要之金屬區域，再以氮氣槍吹拭. 38.
(47) 3-2-8 開出閘極圖形，並濺鍍金屬: a)曝光方式同第二步，再將 Ni 金屬濺鍍約 300nm 之厚度於其上 方 b)以 lift off 方式剝離金屬. 39.
(48) 3-3 TLM 傳輸線理論計算 (Ω). Rc：接觸電阻(contact resistance ) ρ c ：特徵接觸電阻( specific contact resistance). (Ω-cm2). W ：金屬與半導體接面寬度. (cm). Lt ：轉換長度(transfer length). (cm). L. ：兩電極間距. (cm). R SC：金屬與半導接面下之半導體層的電阻. (Ω/. ). R SH：未與金屬接觸之半導體層的電阻=片(薄膜)電阻. (Ω/. ). 電性探討:. 圖 十四. n-GaN TLM 示意圖. 圖 十五.n+-InGaN TLM 示意圖 40.
(49) 圖 十六. n-GaN 上之金屬 TLM 電性量測圖. 圖 十七.n+-InGaN 上之金屬 TLM 量測圖 表五.n-GaN，n+-InGaN 電性比較 n-GaN 電極. RTA(℃). RTA(sec). Rc(Ω). Rsh(Ω). ρc(Ω-cm2). Ti/Al(50/100nm). 600. 30. 1.86. 90.1. 8.64e-4. 450. 120. 31.15. 100.4. 5.02e-4. n+-InGaN 電極 Ni/ITO(10/250nm). 41.
(50) 第四章 實驗結果與討論 4-1 ITO 電性分析比較 在 300℃~650℃，每間隔 50℃做電性分析，以下各溫度之霍爾電 性量測. 圖 十八.ITO 電性圖量測. 4-2 藍光 Wafer 各層電性量測分析比較 表六.n+-InGaN(Ni/ITO=10nm/250nm)電性 RTA 溫度℃ 未退火. RTA 時間 無. R C (Ω). ρ C (Ω-cm2). Rsh(Ω). 27.899. 8.64E-4. 90.1. 350. 2mins. 34.84. 1.24E-3. 97.9. 400. 2mins. 22.32. 5.02E-4. 99.3. 450. 2mins. 31.145. 9.66E-4. 100.4. 500. 2mins. 29.565. 1E-3. 87.2. 550. 2mins. 21.655. 5.5E-4. 85.2. 42.
(51) 表七.n-GaN(Ti/Al=50nm/250nm)電性 RTA 溫度℃. RTA 時間. R C (Ω). ρ C (Ω-cm2). Rsh(Ω). 未退火. 無. 27.5. 3.8e-4. 9.345. 450. 30sec. 28.4. 9.69E-4. 16.59. 500. 30sec. 26.0. 2.5E-4. 8.21. 550. 30sec. 27.5. 2.9E-4. 9.075. 600. 30sec. 31. 1.12e-5. 1.85. 650. 30sec. 49.21. 1.89e-2. 12.8. 經由 ITO 各退火溫度量測發現，其導電膜於退火時，不宜超過 420~450℃之區間，超過 450 度將會使電阻率上升，若應用於電極則 將不易使電子或電洞穿越金半接面，因此 Ni/ITO 電極退火時，可以 以此數據做為退火之參考依據.由以上數據分析顯示，如表六 n+-InGaN 採用 450℃(2 分鐘)，如表七 n-GaN 採用 600℃(30sec)可得 最佳之電性，故 LED 選擇此兩種合金當作電極使用.為何 n+-InGaN 採用 Ni/ITO 而不採 Ni/Au，乃是因為穿透率之故，2002 年 Y.C. Lin 和 S.J. Chang 團隊對於 p-GaN 和 InGaN/GaN LED 電極，嘗試運用 Ni/Au，Ni/ITO 和 ITO 三種材料當作其電極作一系列探討，傳統是以 Ni/Au 當作電極使用，為了滿足發光的要求，故必須做得很薄，其可 見光穿透率約 65%，相對為了實現電流均勻擴展，Ni/Au 電極則須相 對較厚，總厚度不得小於 10nm，因此上述兩點相矛盾，但若採用 ITO 作電極，其雖有較佳之穿透率約 98.2%，但並不能與下方半導體形成 良好之歐姆接觸，所以相繼的嘗試以 Ni/ITO 當作電極使用，穿透率 43.
(52) 略小於 ITO 電極，約 86.6%，但卻可以形成良好的電性，其中 Ni 的 厚度將控制在 10nm 以下，以利其形成 NiO 型態，而介面處 NiO 之 N 空缺與 O 空缺呈現為 P 型半導體之狀態，且 NiO 層中的空穴濃度高 達 1.3X1019cm-3 ，比普通 p-GaN 高出 1~2 order，將有利於將降低介面 間的能障高度，因此介面接之電子與電洞將可輕易的通過介面。. 4-3 LED L-I & I-V Curve. 圖 十九.LED 電性圖及外部量子效率圖 左圖為 LED I-V 圖顯示藍光 LED 約 4V 開通，由公式得知 R S (並 聯電阻)= 62.96Ω，R P (串聯電阻)=5.3M Ω，簡圖如下. 圖 二十.串聯與並聯電阻於 LED PN 接面示意圖 二極體結構中常產生不必要之寄生電阻，即表示串聯電阻與並聯電阻 對電性之影響，其中影響串聯電阻的原因有: 1)過大的接觸電阻(Rc) 44.
(53) 2)空乏區中本身高阻值 至於影響並聯電阻可能的原因有: 1)任何不經過 p-n 接面的導電途徑 2)p-n 接面的破壞 3)晶體表面不完美 順向偏壓的 p-n 接面二極體的 I-V 特性方程式如下. I−. (V − IR S ) = IS e RP. e(V−IRS ) �n ideal kB T. (30). 當計算串聯電阻時，令其並聯電阻無窮大，可得其運算流程如下所示:. 令β =. q. KT. V−IRS� nKT). I = IS eq(. (31). d β(V−IR ) dI dIS β(V−IRS� ) S/n ) n +I ( = e e S dV dV dV dI β(1 − R ) V−IRS� S � β� dV n )( ) = 0 + (IS e n β dI I = �1 − R S � �� n dV dI β β = I( ) �1 + I R S � dV n n dV nKT �� �� = R S (I) + dI q. (32). 近似 Y’=mx+b， m=1/Rs，b=nKT/q，得其值 Rs=62.96Ω，n=22.086， 而計算 R P 時，因其 Rp>>Rs，故忽略 Rs 值，二極體公式變化如下: 45.
(54) qV V = IS e �nKT RP 1 1− =V=0 RP 1 V = −1 RP dV V = RP ( = RP) dI. I−. (33). 因此取其 3.4ev 電壓下之正切值(鄰近原點正切值)即可得其 Rp 值， 得其值 Rp=5.3MΩ，漏電流值逆偏值為 1.6X10-6(Amp) ，順偏 7V 時 可達 12mA 之電流值，而右圖為黑色部分為 LED 發光時之電流值對 應發光強度之曲線圖，量測方式為當電流由 1mA 至 100mA 之最高峰 值點下方的積分面積，其所代表的就是”每秒放射至自由空間之光子 數”，而紅色部分為 EQE 之值，推導如下: ηext =. 每秒放射至自由空間之光子數 每秒注入 LED 之電子數 = =� =� =. P� hv I� q. q p �� � hc I λ. q P �� � 1240 I λ. Pλ 1240I. 46. (34).
(55) 其上便為外部量子效率(EQE)之推導;接下來介紹的是本次實驗整體 結構圖如下所示:. 圖 二十一.OEIC 架構簡圖 由圖中可觀察到不同於文獻的地方乃是利用乾式蝕刻技術將其 2.5μm 厚度之 n-GaN，蝕刻成約 100~150nm 之薄層 n-GaN 當作通道 層，並使用閘極偏壓大小來控制其發光亮度;據文獻探討，當 LED 磊 晶 HEMT 上時，於 HEMT 最上層之 AlGaN 層與 LED 磊晶層經格常 數差異過大，將導致薄膜會因彼此間應力造成破裂現象發生;另一問 題為 HEMT 磊晶 LED 上方，由於 LED 多重量子井磊晶溫度約 700 多度，而 HEMT 磊晶約 1050 度以上，故相對會影響到 LED 效率， 故此作法藉已處理了:(1)LED 磊晶於 HEMT 上方晶格不匹配， (2)HEMT 磊晶於 LED 上方磊晶溫度差異過大，已解決的上述等等 所會遭遇到的問題，也節省掉磊晶 HEMT 結構之複雜性;首先將介紹 其單一元件之電性，爾後將其整合於同一磊晶平面上時量測電性、光 性，高頻調變將在下面依序做討論。 47.
(56) 4-4 MOSFET IDS -VDS ，IGS -V GS ，IDS-VGS & ISD -VGS Curve. 圖 二十二. MOSFET I DS -V DS & 漏電流曲線 圖 二 十 二 (a)可 觀 察 到其 開 通 電 阻 值 Ron=105(Ω)， 其 開 關 在 V GS =-2V 時將通道關閉，當 V GS =2V 時，電流值最高可達 1052mA/mm， 故屬 Normally on 之型態，須在閘極加逆向偏壓方可將通道中之電子 排開，使其通道關閉，圖二十二(b)則為當 V DS =2，4，6V 時，所得 I DS 電流值，由圖中可探討其臨限電壓(V t )均為 V GS =-2、5V，表示只要當 電壓超過-2、5V，通道便會開啟，隨著 V DS 持續上升，其通道中電子 流動數量相對的變多，通道最終飽和 1052mA/mm 以上便不會上升， 而 I off、 =8.56X10-4A，相較於其他文獻值，少於兩個 Order，故其拴鎖 能力較佳，而轉導意味著通道中閘極電壓排開載子與吸附載子的能力， 與 文 獻 值 比 較 ， 100mS/mm ， 而 本 次 實 驗 結 果 之 最 大 轉 導 值 G max =368.51ms/mm，所以排開電子使通道導通之能力，將可判斷開. 48.
(57) 關切換快慢的一個指標，以上為個別元件電性探討，下面將介紹整合 於同一磊晶面上之光性、電性及其高頻調變能力。. 4-5 OEIC I-V Curve & V-L Curve. 圖 二十三. OEIC V GS & VDD 調變光輸出功率 左圖為 LED 與 MOSFET 元件相結合於同一晶片上所量測之 I-V& L-I 曲線圖，紅色部分為各閘極電壓所限制之電流值，黑色為 所發光之功率大小，舉例來說，當 V GS =-1V 時，VDD 若小於 5.3V 以 前，電流值與發光功率將隨著 LED 導通與否來判定，一旦超過 5.3V 後，由於閘極電壓 V GS =-1V 時限流之故，使得整體電路總電流限制 在約 2.8mA，發光強度約 5μw，表示通道尚未完全開啟，而可以發現 到一點就是通道中電流與發光功率將不會隨著 VDD 增加而有所變動， 而是呈現飽和狀態下，因此閘極電壓有調變電流值大小之功用，進而 調控 LED 之發光強度;右圖則為其固定 VDD 值，舉例來說，當 VDD=7V 時，只要 V GS 超過 0.5V 時電流值便開始呈穩定狀態，其電 49.
(58) 流值也不會因閘極電壓攀升而有所變動，因為已達電路的最大臨限值; 而當 VDD 持續增大至 15V 時，通道電流與發光功率仍呈線性上升趨 勢，故閘極可穩定的壓控電路呈一恆定值狀態。. 4-6 PMW(脈衝寬度調變) OEIC Circuit. 圖 二十四. PMW 脈衝寬度調變電路 如上圖所示，於 OEIC MOSFET 電路輸入端(VGS)給予方波之訊 號，並以示波器跨接於其兩側(Channel 1，紅色部分)，示波器的另一 訊號線則跨接在 VDS(Channel 2，藍色部分)，藉以給予各個不同之頻 率值，以量測其電路之頻寬範圍，由下圖顯示，一旦其電路頻率操作 在 10kHz 以上時，其輸出端之波形將會有失真現象發生，因此在調 變過程裡，f=0~10kHz 時其輸入端脈波將可穩定的調控其 LED 之發 光亮度、至於失真原因判斷為金半接面上之載子，於開關切換速度過. 50.
(59) 快，導致載子無法順利完全排出，因此會有類似 RC 充放電之現象發 生。. 51.
(60) 第五章. 結論. 據文獻，當 LED 磊晶在 HEMT 結構上有晶格不匹配的情形發生， 而 HEMT 磊晶於 LED 則有磊晶溫度之顧慮，故本實驗已提出一種以 簡單標準化黃光、蝕刻方式，將薄層 n-GaN 製作成其通道層使用， 並使用其穩定的調控發光功率以及調頻高頻訊號。在調頻高頻訊號的 同時，發現一但只要超過 f=100KHz 以上就會發現失真的情形，研判 為因載子積聚在金半接面，由於開關切換速率過快，導致積聚的載子 無法瞬間排出，才會有失真的情形發生。上述實驗結果得知，我們已 實現了將 MOSFET 與 LED 製作在同一磊晶平面上，而省去了 HEMT 結構磊晶之複雜性，所以對於往後光電積體電路製作，將是一個較為 新穎的製程方式。 隨著 IC 中可置入的電晶體不斷增加，使得在製造 IC 時需考慮兩 大因素，一為熱串擾、頻寬限制等因素，這些問題會造成資料傳輸的 延遲現象，不過將光電元件以高頻模式操作可以得到改善，二為元件 尺寸的增加，其可藉由 CMOS 製程技術來改善，因此將電子元件與 光電元件以 CMOS 製程技術整合於同一平台上將是一個趨勢。一般 常用的矽，是一種非直接能隙材料，電子與電洞須有額外的能量來復 合，而這些能量造成的功率逸散限制了光電元件的發光效率，因此目 前採用直接能隙材料來改善此一缺點，例如 GaN、GaAs、InP 等等， 52.
(61) 其中 GaN 應用於藍光 LED 發光效率遠超過矽材料，因此也具有其相 對優勢。電路欲操作在閘極偏壓 120V 時，需考慮到汲極電壓也要相 對的提高(高偏壓下易使電路燒毀)，才會使其進入飽和區操作，飽和 區操作的好處是其導通電阻值較小，故其電流值不受 V DS 偏壓大小所 影響。 未來 OEIC 將由目前較單純的 LED 結合驅動 IC 或 PD 結合 TIA （Transimpendce Amplifier）朝更複雜及多樣元件的整合發展。例如 在光接收端，Detector 除了結合 TIA 外，再進一步結合後置放大器 （post-amplifier）、多工器（demultiplexer）等電子元件。另外，亦 可在同一基板上整合多波長 LD 陣列、驅動 IC 及電子式調變器 （modulator）等電子元件、光調變器和 WDM 濾波器（filter）等光被 動元件的 OEIC 產品，均可應用於 DWDM(Dense Wavelength Division Multiplexing)網路系統上，使其資料間的傳輸更為快速。. 53.
(62) 參考文獻 [1] J. K. Ho, C. S. Jong, C. C. Chiu, C. N. Huang, C. Y. Chen and K. K. Shih ,” Low-resistance ohmic contacts to p-type GaN”,Appl. Phys. Lett. Vol. 74 (1999) p.p. 1275-1277 [2] Y. C. Lin, S. J. Chang, Y. K. Su, T. Y. Tsai, S. C. Chang, S.C. Shei, C. W. Kuo and S. C. Chen, “InGaN/GaN light emitting diodes with Ni/Au, Ni/ITO and ITO p-type contacts”, Solid State Electron., Vol. 47, No. 5, pp. 849- 853, May 2003. [3] C. H. Kuo, S. J Chang, Y. K. Su, R. W. Chuang, C. S. ChangL. W. Wu, W. C. Lai, J. F. Chen, J. K. Sheu, H. M. Lo and J. M. Tsai, “Nitride-based near-ultraviolet LEDs with an ITO transparent contact,” Materials Science and Engineering B vol. 106, pp. 69, 2004. [4] C. S. Chang, S. J. Chang, Y. K. Su, Y. Z. Chiou, Y. C. Lin, Y. P. Hus,S. C. Shei, J. C. Ke, H. M. Lo, S. C. Chen and C. H. Liu, “InGaN/GaN light emitting diodes with rapid thermal annealed Ni/ITO p-contacts”, Jpn. J. Appl. Phys. Part 1, Vol. 42, No. 6A. pp.3324–3327 (2003) (SCI) [5] R. H. Horng, D. S. Wuu, Y. C. Lien, and W. H. Lan, “Low-resistance and high-transparency Ni/indium tin oxide ohmic contacts to p-type GaN,” Appl. Phys. Lett., vol. 79, pp. 2925-2927, 2001. [6] Z. Li, J.Waldron, T. Detchprohm, et al., “Monolithic integration of lightemitting diodes and power metal-oxide-semiconductor channel highelectron-mobility transistors for light-emitting power integrated circuits in GaN on sapphire substrate,” Appl. Phys. Lett., vol. 102, no. 19,p. 192107, 2013. [7] Zhaojun Liu, Jun Ma, Tongde Huang, Chao Liu, and Kei May Lau”Selective epitaxial growth of monolithically integrated GaN-based light emitting diodes with AlGaN/GaN driving transistors” Appl Phys Lett 104, 091103 (2014) [8] 反 應 性 射 頻 磁 控 濺 鍍 , 光 電 工 程 系 , 專 題 報 告 , 鄭 錫 恩 http://eshare.stust.edu.tw/View/2665 [9] Michael Quirk, Julian Serda "Semiconductor Manufacturing Technology" p.443, p.450~451 [10] 氮化鎵異質結構場效電晶體之研究, 國立交通大學(電子研究 所),陳力輔 [11] R. G. Hunsperger, Integrated Optics, Theory and Technology(Berlin: Springer, 1995). [12] I. Polentier, L. Buydens, A. Ackaert, P. Demeester, P. van Daele,F.Depestel, D. Lootens, and R. Baets, “ Monolithic integration of 54.
(63) an InGaAs/GaAs/AlGaAs strained layer SQW LED and GaAs MESFET using epitaxial lift-off,” Electron. Lett. 26(13), 925 (1990). [13] M. E. Groenert, C. W. Leitz, A. J. Pitera, V Yang, H. Lee, R. J. Ramand E. A. Fitzgerald, “Monolithic integration of room-temperature cw GaAs/AlGaAs lasers on Si substrates via relaxed graded GeSi buffer layers,” J. Appl. Phys. 93(1), 362 -367 (2003). [14] J. -W. Shi, H.-Y. Huang, J.-K. Sheu, S.-H. Hsieh, Y.-S. Wu, Ja-Yu Lu, F.-H. Huang, and W.-C. Lai, “Nitride-based photodiode at 510-nm wavelength for plastic optical fiber communication,” IEEE Photon.Technol. Lett. 18(1), 283-285 (2006). [15] K. Chilukuri, M. J. Mori, C. L. Dohrman and E. A. Fitzgerald,“Monolithic CMOS-compatible AlGaInP visible LED arrays on silicon on lattice-engineered substrates (SOLES),” Semicond. Sci. Technol.22(2), 29-34 (2007). [16] Y. J. Lee, P. C. Lin, T. C. Lu, H. C. Kuo, and S. C. Wang,“ Dichromatic InGaN-based white light emitting diodes by using laser lift-off and wafer-bonding schemes,” Appl. Phys. Lett. 90(16), 161115(2007). [17] Z. J. Liu, K. M. Wong, C. W. Keung, C. W. Tang, and K. M. Lau,“Monolithic LED microdisplay on active matrix substrate using flip-chip technology,” IEEE J. Sel. Top. Quantum Electron. 15(4), 1298-1302(2009). [18] H. P. T. Nguyen, S. Zhang, K. Cui, X. Han, S. Fathololoumi, M. Couillard,G. A. Botton, and Z. Mi, “p-Type modulation doped InGaN/GaN dot-in-a-wire white-light-emitting diodes monolithically grown on Si(111),” Nano Lett. 11(5), 1919-1924 (2011). [19] F. G. Kalaitzakis, E. Iliopoulos, G. Konstantinidis, and N. T.Pelekanos, “Monolithic integration of nitride-based transistor with Light Emitting Diode for sensing applications,” Microelectron. Eng. 90, 33-36(2012). [20] J. J. D. McKendry, D. Massoubre, S. Zhang, B. R. Rae, R. P. Green,E. Gu, R. K. Henderson, A. E. Kelly, and M. D. Dawson, “Visible-Light communications using a CMOS-controlled micro-light- emitting-diode array,” J. Lightwave Technol. 30(1), 61-67 (2012). [21] E. Fred Schubert, and J. K. Kim, “Solid-state light sources getting smart,” Science 308(5726), 1274-1278 (2005). [22] K. Hazu and S. F. Chichibu, “Optical polarization properties of m-plane AlxGa1-xN epitaxial films grown on m-plane freestanding GaN substrates toward nonpolar ultraviolet LEDs,” Opt. Express 19(S4),A1008–A1021 (2011).. 55.
(64) [23] Y. J. Lee, H. C. Kuo, T. C. Lu, and S. C. Wang, “Highlight-extraction GaN-based vertical LEDs with double diffuse surfaces,”IEEE J. Quantum Electron. 42(12), 1196-1201 (2006). [24] T. Wei, Q. Kong, J. Wang, J. Li, Y. Zeng, G.Wang, J. Li, Y. Liao, and F. Yi, “Improving light extraction of InGaN-based light emitting diodes with a roughened p-GaN surface using CsCl nano-islands,” Opt.Express 19(2), 1065–1071 (2011). [25] C. Y. Huang, Y. C. Yao, Y. J. Lee, T. Y. Lin, W. J. Kao, J. S.Hwang,Y. J. Yang and J. L. Shen, “Local nanotip arrays sculptured byatomic force microscopy to enhance the light- output efficiency ofGaN-based light-emitting diode structures,” Nanotechnology 25(19),195401 (2014).. 56.
(65)
相關文件
Hence, we have shown the S-duality at the Poisson level for a D3-brane in R-R and NS-NS backgrounds.... Hence, we have shown the S-duality at the Poisson level for a D3-brane in R-R
The existence of cosmic-ray particles having such a great energy is of importance to astrophys- ics because such particles (believed to be atomic nuclei) have very great
• QCSE and band-bending are induced by polarization field in C-plane InGaN/GaN and create triangular energy barrier in active region, which favors electron overflow. •
雙極性接面電晶體(bipolar junction transistor, BJT) 場效電晶體（field effect transistor, FET）.
To reduce the leakage current related higher power consumption in highly integrated circuit and overcome the physical thickness limitation of silicon dioxide, the conventional SiO
To reduce the leakage current related higher power consumption in highly integrated circuit and overcome the physical thickness limitation of silicon dioxide, the conventional SiO 2
We use the TracePro software to establish the basic configuration and simulate the results。The LED light source distance and the incident light angle were first investigated
Therefore, a study of the material (EPI) re-issued MO model for an insufficient output of the LED chip manufacturing plant is proposed in this paper.. Three material
