3-1 前言
本實驗是使用國家奈米實驗室(NDL)的機台完成，於本實驗室、雷添福 老師實驗室及電子所計測實驗室量測電性。除了簡單說明實驗過程及電性 分析之外，也會在最後章節提到實驗、量測過程中所遇到的問題，我想實 驗結果是重要的，實驗過程中遇到的問題，然後去探討問題也是非常重要 的一個經驗，對以後的再研究、工作一定非常有幫助，或許有機會看到此 篇的人可以從中獲得實驗技巧，事半功倍，也算功德一件。
就如同摘要所提到的，本實驗目的是改善SONOS(氮化矽非揮發記憶體) 的資料儲存時間(Retention)及可操作次數(Endurance)，在經過多方面的量測
之後發現確實有不同程度的改善，令人欣喜。整個流程下來一定有些美中 不足的地方，將會做些說明，以利接續的人再研究再求證。
3-2 實驗內容
本實驗使用6 吋 P-type wafer，先經過 LOCOS 製程定義出元件區(使用 簡昭欣 博士光罩組)，先經過室溫雙氧水氧化 20 分鐘，再經過 780℃通 NH3
氮化14 分鐘，再經過 923℃乾式氧化，就完成了穿隧層;再疊一層 NH3與 SiH2Cl2經過780℃化合而成的 Si3N4作為電荷捕捉層(電荷儲存層)，再疊上 100Ǻ 的 TEOS Oxide 再乾氧緻密化(densify)，然後疊上 611℃、2000Ǻ Poly Gate，經過繁複的步驟之後，鍍上鋁-矽-銅(Al-Si-Cu)，蝕刻出金屬電極之
後，就完成了實驗，簡略的實驗流程如表(3-1)，圖(3-1)即完成的元件示意
圖。
電性量測使用 HP 系統 4156C 及 41501A 脈波產生器，使用 ICS 界面，
一開始會量不同區域元件的ID-VG、ID-VD圖(3-2)確定元件確實可作用，再 來就是確定可以完成寫入\抹除的動作圖(3-3)即兩者臨界電壓的差可開多
大，在以ID = 10-6A 為準的情況下至少差為 1.8V，大於抹除態的臨界電壓 2 倍之多，已足以分辨兩者之不同，電性量測結果將在下節作分析說明。
3-3 電性分析
Vth是取使ID電流為10-6A 的 VG值 ; 讀取時 VD = 0.1V，讀取的 VG則
視當時所預估的Vth來調整，盡可能減少在讀取時發生的寫入\抹除現象，
例如 : 評估寫入後 Vth = 3 時，則將讀取電壓設定在 VG = 2~4V，而不是 VG = 0~4V。
3-3.1 寫入\抹除參數定量量測、比較
圖(3-4)，為寫入電壓與時間關係圖(Program speed)，(3-4) (a)是以 VG = VD的偏壓方式來寫入，熱電子能量與水平電場有關，等同於電子是否能穿 隧到電荷捕捉層中與水平電場有關也與閘極正電壓的吸引力有關，由圖(3-4) 可以看出當增加VG或VD偏壓時，寫入速度就會加快，但請注意圖(3-4) (c)
V V
是因為CHE 同時受到 VG與VD的吸引，所以當VD增大水平電場增加，相 對的對CHE 的吸引也變大所以寫入速度就可能下降，使用相同的 VG、調 變VD(不比 VG大為原則)，可以看出當 VD愈大表示水平電場愈大，相同時 間下臨界電壓偏移(Vth shift)會比較大，同理在固定電壓下不同的通道長度 [23]，如圖(3-5)(a)所示，比較圖(3-5)(a)與圖(3-5)(b)，圖(3-5)(b)是 VG = VD 下量測不同通道長度的結果，在通道長度0.4um~0.9um 結果完全相反，推 測是通道長度雖然電場會較小，但是電子能量是經過電場及電場所作用的 距離加乘關係，所以造成此結果。選擇寫入VG=VD=7.6V、
T = 0.01 秒，就會有至少 1.5V 的臨界電壓偏移，已足夠是記憶體元件做可 靠的”0”、”1”判別。
圖(3-6)為抹除速度量測結果，當偏壓差愈大時能帶偏移就愈大，更多
的電子跑到傳導帶就產生更多的電洞，就會有較多的正電荷被牽引到電荷 儲存層與電子中和，所以抹除速度較快，圖(3-6)(a)是固定 VG、改變VD的 量測結果，VD小表示汲極端能帶偏移扭曲程度較小(參考圖(2-6)(a))，從價 帶跑到傳導帶的電子愈少，即所產生的電洞愈少，所以被閘極牽引跑到電 荷捕捉層的電洞也愈少，抹除速度就愈慢，圖中藍色曲線為VG = -7V、VD = 7V，在抹除時間 0.001~0.01 秒之間有飽和的現象發生，這對元件的操作是 好的，假如把抹除時間設定在0.001 秒，因為元件製作完成的特性不會完全 相同，那麼可能有的元件無法被抹除，若把時間定在0.01 或 0.1 秒，則會
有較充足的時間來抹除，且在抹除之後元件的臨界電壓也可在合理的區域 之內 ; 圖(3-6)(b)是使取相同的偏壓值和、去改變 VG、VD值，發現抹除速 度VG = -7V、VD = 3V 比 VG = -3V、VD = 7V 來的慢很多，表示汲極端的能 帶偏移扭曲為抹除速度關鍵的主要影響。因為能帶關係，所以使用氮化矽 電荷捕捉層的SONOS 會有過抹除的情形發生[24]。
經過寫入\抹除速度的測試之後，選擇寫入參數為 VG=VD=7.6V、
T = 0.01 秒，抹除參數為 VG = -7V、VD = 7V、T = 0.01 秒。
3-3.2 Retention 與 Endurance
本實驗目的就在於能夠有較好的Retention 與 Endurance，所以特別做 了另外兩個對照組，一為乾氧成長而成的穿隧氧化層(只通O2) (sample42);
另一為通N2O 氧化成長穿隧氧化層(sample 43)，所以其穿隧氧化層散佈著 氮原化合物，圖(3-7)(a)顯示出本實驗 SiON 穿隧氧化層(sample38)SONOS
元件Retention 比一般乾氧長成的穿隧氧化層好，最好的是 N2O 氧化成的穿 隧氧化層，在經過一萬秒的測試之後，Vth Window 會有 sample38 = 5%、與 sample42 = 18%不等的衰退，為何在圖(3-7)(a)只有兩點，因為 sample42 在 retention 量測的過程中出現有的臨界電壓值比一開始寫入後的臨界電壓值 大，可以猜測出是在讀取時，有一些電子載子被注入到電荷捕捉層中。圖 (3-7)(b)是 sample38 的 Retention 圖，估計在十年後(108秒)寫入\抹除狀態臨
界電壓差仍有1.8V，還是可明顯的判別兩者得不同 ; 圖(3-8)是 sample38 經過十萬次的Endurance 測試後再測量其 Retention，雖再一萬秒後仍有 90%
的臨界電壓差，但在五千秒到一萬秒時臨界電壓window 縮小弧度突然變 大，所以難估計出在十年之後的情。
，圖(3-9)(a)顯示出三者的 Endurance 特性，可以很明顯看出 sample38 的特性遠比其他兩個好很多，甚至在十萬次寫入\抹除後臨界電壓差都還有 1.5V 以上的差距，圖中可看出寫入情況的臨界電壓有些微變大的趨勢，其
一是穿隧層永久性的電荷捕捉，且不足以阻擋下次寫入時往電荷捕捉層跑 的電子 ; 其二可能是在讀取的過程中有部分電子被注入到電荷捕捉層中，
所以做了圖(3-9)(b)的量測，雖然在 100 次讀取後臨界電壓值漂移了
0.378V，比寫入\抹除十萬次後的 0.62 漂移還小，所以應該還有其他原因使 寫入後的臨界電壓往上漂移，由[25]圖(3-10)模擬出寫入\抹除的載子密度分 佈圖，因為電子注入與電洞注入位置有些微差距，所以有些被捕捉的電子 沒被中和到，在下次寫入時有足夠量的電子再加上之前沒被中和的電子，
所以使寫入狀態的臨界電壓值有增加的趨勢，圖(2-2)、圖(2-6)(b)示意圖可 看出本實驗所使用的量測方法電子、電洞注入的位置是有差距的，圖(3-11) 所顯現的是在量完十萬次的寫入\抹除後在經過 65 次的讀取，看是否讀取會 使臨界電壓偏移，結果是只有0.06V 的偏移，顯示出量測時讀取使抹除態 的臨界電壓偏移是可以忽略的。
3-3.3 溫度對特性的影響
既然已經比較出三種sample 的 Retention 與 Endurance 特性，所以認為 sample38 是比較可以接受的記憶體元件，那就再來看看溫度對 sample38 的 影響，圖(3-12)顯示出，在高溫中寫入速度是較差的，那是因為高溫中晶格 震動較劇烈，對通道電子產生較強烈的散射作用，電子從源及到汲極的加 速過程中受到較大的晶格散射作用，其所獲得的能量就會較低，熱電子能 量變低則能穿越穿隧層的機會就變低，所以在相同的偏壓、時間下，會表 現出寫入後較低的臨界電壓值。
圖(3-13)是不同溫度量測之下的 Retention 表現，可以看出隨著溫度增加 Retention 會變差[26]-[28]，從圖中外差估計最差的況下也都保留著 70%的臨
界電壓約1.4V，而抹除態的臨界電壓為 0.5V，所以仍可以明顯的判別資料 是”0”或”1”。
圖(3-14)是在 75℃時的 Endurance 量測，在高溫環境中還是能夠有很好
的Endurance 特性，其寫入態的臨界電壓從一開始到最後一點總共漂移了約 0.6V 與圖(3-9)(a)在常溫量測時差不多，所以在高溫中用 sample38 的記憶體
元件也是能夠有很好的Endurance 特性，目前看來抹除態的臨界電壓比較沒 什麼問題，寫入態的臨界電壓是否會一直變大呢 ? 應該是一個值得研究的 課題。
表(3-1) 簡略表示實驗過程及穿隧氧化層量測厚度。
Sample
Process 38 39 40 41 42 43
LOCOS:
P-Well implant BF2,E13,70KeV Well Drive-in 1700 Ǻ, 1100 oC
Channel Stop Implant BF2, 4E13,120 KeV Field Oxide 5500 A, 980 ℃
Blocking Oxide(CVD TEOS) 100Ǻ
Densify(緻密化) 923℃ 14min30sec v
Poly Gate 611℃ 2000Ǻ
Gate dimension(吃完 tunneling oxide) S/D Implant As,5E15,20KeV,T:0 Substrate Ohm Contact Area Etch P+ Substrate Implant BF2,5E15,40KeV RTA Actuvation 950℃ 30sec
CVD TEOS SiO2 Passivation 5000Ǻ Contact Hole Etch(剩 300Ǻ 用 BOE) Al-Si-Cu Sputtering 9000Ǻ
Metal Etch
Alloy 400℃ 30min 通 N2
圖(3-1) 實驗完成，元件切面示意圖。
Tunneling Oxide
Trap layer Blocking oxide
Poly Gate
Source Drain
L O C O S
L O C O S
P+ P-Substrate
0 1 2 3 4
0 1 2 3 4
10-6 10-5 10-4 10-3 10-2 10-1 100
th(initial)=0.530V) VG=7.6V(Vth(initial)=0.650V) VG=8.5V(V
th(initial)=0.529V) L = 0.4um W= 10um V
th(initial)=0.52V ) VD=7.6V (V
th(initial)=0.65V ) VD=8.5V (Vth(initial)=0.53V ) L=0.4um W=10um V
G=7.6V Program speed
(c) 寫入速度: 固定 VG、改變 VD，。
圖(3-4) 寫入速度量測結果。
0.4 0.5 0.6 0.7 0.8 0.9 1.0
Vthafter programming Width = 10um
VG=8V VD=5V T=0.01s
Width = 10um
VG=7.6V VD=7.6V T=0.01s
Vth( Initial)
Vth after programmimg V th(V)
Length(um) L = 0.4um
(b)寫入速度 : 偏壓、通道寬度固定，量測不同通道長度的結果。
L = 0.4、0.5、0.6、0.7、0.8、0.9、1、2、3、4、5、10um。
10-7 10-6 10-5 10-4 10-3 10-2 10-1 100
100 101 102 103 104
Normalized V th shift
Time(s)
Sample 38 Sample 42 Sample 43 Retention for different sample
(a) 不同穿隧層的 Retentionru 量測結果。
Normalized Vth shift(%)
Time(s) Retention for sample 38
2.345V
(b) Sample38 的 Retention 量測結果。
圖(3-7)Sample 38 : 氮化處理的穿隧層，
Sample 42 : 乾氧氧化的穿隧層，
Sample 43 : N2O 氧化的穿隧層。
100 1000 10000
Normalized Vth shift(%)
Time(s)
D=7.6V T=0.01s Erase :VG=-7V VD=7V T=0.01s
(a) Endurance : 不同的穿遂層材料 Sample 38 : 氮化處理的穿隧層 Sample 42 : 乾氧氧化的穿隧層
1 2 3 4 5 1E-12
1E-11 1E-10 1E-9 1E-8 1E-7 1E-6 1E-5
I D(A)
VG(V)
1 time
10 times Vth shift 0.149V 50 times Vth shift 0.326V 100 times Vth shift 0.378V Vth shift by reading
L = 0.4um W = 10um VG =1~5V VD =0.1V
(b)經過 10 萬次寫\抹後，在寫入態讀取百次，顯示出的結果。
圖(3-9) Endurance 量測。
圖(3-10) 寫入\抹除載子分佈圖。
0.7 0.8 0.9 1.0 1.1 1.2 1.3 1.4 1.5 1.6
0.06V shift after 65 times reading L=0.4um W=10um
VG=0.8~1.5V VD=0.5V
Vth after programming Pro : V
G =V
D =6V T=0.01s L =0.4um W =10um Program Vth sfift
圖(3-12) 溫度對寫入的影響。
100 101 102 103 104 105 106 107 108
Normalized V thshift(%)
Time(s)
Retention for different temperature
圖(3-13) 溫度對 Retention 的影響。
Vth after programming L = 0.4um W = 10um VG=VD=7.6V T=0.01s
Endurance for 75oC
圖(3-14) 環境 75℃量測 Endurance 結果。