SONOS 的工作方式、原理與特性 - 高含氮量氧化層於氮化矽快閃記憶體元件製作與特性研究

2-1 前言- 簡介 SONOS 的工作方式、原理與特性

簡單來說，SONOS 與 Floating gate 記憶體只有儲存電荷層的材料不同，因儲存電荷的材料不同所表現出不同的儲存方式，其餘的特性討論可說是大同小異，對一個SONOS 而言，常以以下幾點來說明判斷它的好壞及特性，1.寫入/抹除的工作方式及所需要的時間、2.資料可儲存且不需重新寫入最長時間(Retention)、3.記憶體元件可操作的次數(Endurance)、4.元件間工作時的互相影響(Disturbance)、5.穿隧層的可靠度、6.其他(如:微縮化限度、製作繁複度、價錢…)。

除了一開始提出的 SONOS 記憶體原型，人們不斷的研究儲存電層及穿隧層…等等，而演化出不同形式的 SONOS 記憶體，諸如:奈米點儲存非揮發記憶體(Nanocrystal Nonvolatile Memory)[16]、氮化矽氮含量調變非揮發記憶體(Tapered Bandgap Nitride Layer Nonvolatile Memory)[17]及穿隧層能帶調控非揮發記憶體(Bandgap Engineered SONOS)[18]…包羅萬象。

2-2 寫入/抹除的工作方式(Program/Erase mode)

寫入/抹除的方式以四種來做介紹，Channel Hot-Electron

injection(CHE)、Fowler-Nordheim tunneling(FN tunneling)、Band To Band Tunneling(BTBT)、Modified Fowler-Nordheim tunneling(MFN)。

2-2.1 Channel Hot-Electron injection

Channel Hot-Electron injection(CHE)是目前最常用的寫入方法之一(圖 (2-1)(a)為其能帶圖)，是將電子注入到電荷儲存層中，然後元件的臨界電壓 (V_th)就會變大，偏壓模式是使用相當大正脈波同時加注在閘極端與汲極端 (ex.V_G=V_D=6V)，如此會使記憶體元件形成導通電流，電子載子就會有一定

的能量，且閘極電壓相對於汲極電壓是正電壓，藉由正電壓的吸引，擁有足夠大能量的電子載子就會穿過穿隧氧化層跑到電荷儲存層中(圖(2-2))，所

以水平電場大小會影響電子的能量，在相同偏壓之下長通道的元件的電子動能就會比短通道低，所以寫入速度較慢(圖(2-3))[3]。通道中的電子流會撞擊出電子電洞對，絕大部分的電洞會流向基極而形成電洞電流，圖(2-4)[19]

是用N-channel MOSFET 模擬快閃記憶體寫入所量得的閘極電流(I_G)與基極電流(I_SUB)，寫入效率通常以 I_G/I_D表示，較客觀的表示為I_G/I_SUB (collection efficiency)，I_G/I_SUB可說明到底有足夠能量熱電子中有多少被注入到電荷儲存層中，當前I_G/I_D= 10^-9、I_G/I_SUB≦10^-3。一般來說，在記憶體單元裡閘極是接在Word Line、汲極是接在 Bit Line，而且是多個記憶體元件使用同一條line，雖然只會選擇一個元件來做寫入，在同一條 line 上的元件則被 Half – Select(只有閘極獲汲極被偏壓)，但也會影響元件可靠度，在其後將簡略說明，

2-2.2 Fowler-Nordheim tunneling(FN)

Fowler-Nordheim tunneling(FN tunneling)情形如同圖(2-1)(b)所示，通常是汲極/源極/基極零偏壓，控制閘極加大正電壓，促使氧化層能帶偏移，如此矽基板的“冷“電子所看到的能障就比較窄，受到大電場的吸引就會穿隧過

穿隧氧化層到達儲存層，通常電場要在10MV/cm 以上才易發生 FN

tunneling(圖(2-5))[3][20]，會何稱作“冷“電子，不同於 CHE Injection 的電子是經過加速而累積相當能量，所以把FN tunneling 的穿隧電子稱作冷電子。

2-2.3 Band To Band Tunneling(BTBT)(抹除)

Band To Band Tunneling Hot Hole(BTBTHH)，由於 SONOS 是電子被捕

捉在SiN 中，很難完全把儲存層中的儲存電子排除，所以使用 BTBTHH 把電洞注入到儲存層中把電子復合掉(for P-type sub. Nonvolatile memory)，來

達到抹除效果，作用時VG 為負電壓、VD 為正電壓，使的汲極端靠近穿隧層的能帶向上很大的彎曲

(圖(2-6)(a))，Band to Band 的 gap 變窄，電子易從 E_V穿隧道 E_C，就留下一個電洞，電洞就受到電場牽引往能帶下跨過能障，穿隧到達儲存層與電子復合，因為是Hot Hole 所以對穿隧層的傷害會比電子穿隧大一些，且 Hole 較易被SiO₂捕捉住，圖(2-6)(b)以簡單的圖示來說明 BTBTHH 如何達到抹除的效果。當然也有BTBT Hot Electron (BTBTHE)，BTBTHE 通常是使用

在N-type substrate 記憶體元件。

2-2.4 Modified Fowler-Nordheim tunneling(MFN)

Modified Fowler-Nordheim tunneling 與傳統的 FN tunneling 工作模式差不多，只是MFN 載子電荷儲存的位子離穿隧層-儲存層介面遠一點，MFN 所需要的電場強度比FN 來的小所施加的偏壓小於 10V(視氧化層厚度調整)，所以有很多研究朝此而來，因為一般電路所提供的電壓都不大，所以 Flash memory 需要升壓電路，如果要的電壓愈大，升壓電路就要愈大所佔晶片面積就大，如果將邏輯電路跟Flash memory 整合在同一晶片上，邏輯電路就要對Flash 的高電壓作防護電路避免邏輯電路的誤動作。

2-2.5 寫入/抹除時間(Program/Erase speed)

寫入/抹除時間當然是愈短愈好，不同的工作方式所需要花費的時間不同，以CHE-injection 來說 FN-electron injection 比較，效率是 FN 比較高，

但偏壓方式、大小不同所產生的總載子數會不同，一般來說CHE 所產生的總載子數目級很大，總載子數乘於效率會比FN 來的多，所以速度會是 CHE-injection 較快，但 CHE-injection 功率消耗較高，以 NOR-Flash 來說 1us 的寫入速度才被接受(視製程而定)，因為抹除是一整個區塊(包含很多記憶體元件)，表(1-1)記載要 100ms，每個元件平均起來只需 60ns，穿遂氧化層

的厚度也是一個關鍵，想當然而愈厚穿遂層載子就比較不容易穿越。

2-3 資料儲存時間(Retention)[3]

Flash memory 既然是非揮發記憶體，那吾人希望資料可以永久儲存在記憶體中，目前來說永遠是不可能的，但對於使用習慣來說，十年算是很長了，應該不會有人一首歌存在MP3 中整整十年都不變動它(或許真的有)。

所以儲存在電荷捕捉層的電荷漏掉是愈少愈好，但在寫入/抹除過程當中高電壓、電場的作用(stress)與載子穿隧都會劣化穿隧氧化層，進而使穿隧氧化層產生漏電路徑，任何一條漏電路徑都會使對浮動閘記憶體儲存(載子在浮動閘中視為可自由移動)的資料遺失，因氮化矽記憶體(SONOS)電荷儲存是

有地區性的，影響就會比浮動閘記憶體小很多，除了工作使穿遂氧化層劣化之外，穿隧氧化層的品質、厚度及電荷在電荷捕捉電荷層(Trap layer)的深淺都會影響資料儲存的能力。在檢測元件的Retention 時通常把元件操作在更惡劣的環境來愈其他在正常工作、一般環境之下能夠符合預期，一般來說是加諸更大電場或提高環境溫度。

2-4 元件可操作次數(Endurance)

目前可操作次數最低要求是10⁶次的寫入/抹除，除了穿遂層本身的品質，元件在操作的工程當中對穿遂層來說就是一種傷害，且不同的工作方式就會有不同程度堅的傷害，圖(2-7)顯示出 endurance 的量測表現及穿遂層

的傷害情形[3][21]，可以看出，隨著操作次數的增加寫入/抹除間的臨界電壓差就會縮小，圖(2-6)右邊小圖中，代表是由 V_G~V_D的工作方式所造成的介面狀態(interface state)，表示是由 V_G~1/2V_D的工作方式所造成的介面狀態(interface state)，這些地方會在工作時捕捉載子或釋出載子，表示被

穿遂層捕捉到電子且幾乎永遠存在，以上三種情況會在寫入時減少電子從靠汲極端穿隧道到浮動閘(或電荷捕捉層)的量、或減少從浮動閘(或電荷捕捉層)穿遂回基板端的量(此圖為源極端抹除)，也就是說寫入時臨界電壓會變小、抹除時臨界電壓會變大，寫入/抹除臨界電壓差亦被稱之為 Window，

Window 愈大表示特性愈好，且 Window 愈大的話可以做 multi-level 的應用，

可以以控制工作電壓或時間，使寫入的臨界電壓分別坐落在Window 中的不同層級上，為了維持穩定的可靠度，不同大小的臨界電壓之間需要有相當的區隔才行，就SONOS 來說，除了不同臨界電壓大小之外，汲極端或源極端寫入也可以作為multi bits/per cell 的應用[22]。

2-5 元件間工作時的互相影響(Disturbance)

依工作方式可分為Programming Disturbs 、Erasing Disturbs、Reading Disturbs，依施加偏壓的位子可稱為，Gate Disturbs 與 Drain Disturbs，記憶體元件是以陣列(array)方式組合的，一條 WL(Word Line)或 BL(Bit Line)連接著很多元件，所以某一元件在工作時，同一陣列上的元件有的只有WL

BL 被偏壓到，也就是施加偏壓在閘極或汲極上，就會有一個電場及使能

帶偏移，雖然強度不強，載子也是有可能因此而產生移動。Reading Disturb

通常發生在Erasing State 的元件，因為通道會產生、電子會被加速形成熱電子，加上閘極正電壓的吸引多少會有電子穿隧到電荷捕捉層(或浮動閘)，使的原本的臨界電壓發生偏移 ; 圖(2-8)圖示說明 Programming Disturbs[3]，圖 (2-8) (a)又稱為 Gate Disturbs，被選擇來寫入的的元件是 B，但同為一條 WL 上，所以元件A 控制閘極也被施加了大電壓，A 原本就是寫入的狀態，在浮動閘的電子載子受到控制閘極正電壓的吸引，有可能穿越阻擋氧化層 (Blocking Oxide)到達控制閘極，而使 A 的臨界電壓發生變化 ; 相同的在圖 (2-8) (b)中，基板的電子有可能移動到 C 浮動閘中，使其臨界電壓變高 ; 圖 (2-8) (c) 可稱為 Drain Disturbs，在類似的模式之下 C 的臨界電壓也會受到影響。當臨界電壓發生變化，判讀出來的資料可能就與原先的不同，所以對Disturbs 的防護力也是相當重要的。

2-6 穿隧層的可靠度

穿隧層有兩個目的，一是讓載子能夠輕易穿越，其二是阻擋應該在電荷捕捉層或是在基板的載子不要穿越到另一方去，愈薄的穿隧層會有較快的寫入\抹除速度，但資料就比較容易遺失，需視情況來做調整，若是穿隧層本身就有些缺陷或是寫入\抹除造成的缺陷，使電子被永久的捕捉在穿隧層中，即元件的可操作次數很少，以上缺點都是不實用的元件，所以很多

研究都是跟穿隧層有關，本篇論文主要目的也是在於穿遂層上的研究。

2-7 其他(如:微縮化限度、製作繁複度、價錢…)

記憶體元件的形式、製作千變萬化，有的浮動閘要牛角形、有的是在製作過程中要調控氣體流量、有的原來是一層變成要長三層、有的是在電路設計上做改善，每一種所達到的目不盡相同，所衍生出來的成本亦有所差異。目前主流的快閃記憶體是浮動閘記憶體，就存在非常大的微縮化問題，所以有可能被SONOS 取代，但如果 MRAM 或 PCM 技術能快速成熟及價錢便宜，很有可能跳過SONOS 技術。

(a)CHE Injection.

(b) FN tunneling.

圖(2-1) 電子穿隧能帶圖。

Initial barrier height

Control Gate Trap Layer P-substrate

Initial barrier height +VG

Control Gate Trap Layer P-substrate Big +VG

圖(2-2)Channel Hot-Electron injectiong 示意圖。

(電子被注入 Trap layer) N⁺ N⁺

P⁺ V_G≒V_D

V_D≒V_G

圖(2-3) 寫入速度與通道長度關係。

圖(2-4)N-channel MOSFET 模擬寫入之閘極與基極電流比較圖。

圖(2-5)電場強度與穿隧電流關係圖。

(a) BTBTHH 能帶圖。

(b)BTBTHH 抹除示意圖。

圖(2-6)Band To Band Tunneling Hot Hole.

Trap Layer

在文檔中高含氮量氧化層於氮化矽快閃記憶體元件製作與特性研究 (頁 28-43)