本實驗將矽原子蒸鍍於不同溫度之銀/矽(111)-(√3x√3)表面上，並使
用 STM 觀察矽在表面上的成長。下表為各系列實驗使用之實驗條件表。
RT 370K 420K 470K 520K 570K 620K 670K 0.2ML 5-1 5-1 5-1 5-1 5-1 5-1 5-1 5-1
0.4ML 5-3 5-3
0.8ML 5-3 5-3
5-1 0.2 ML 矽在銀/矽(111)-(√3x√3)表面上的成長 ── 不同蒸鍍環境
本系列實驗將乾淨之銀/矽(111)-(√3x√3)表面使用間接加熱方式，將 表面升溫至指定溫度，並以 0.01 ML/Min 的速率將 0.2 ML 矽蒸鍍於表面。
於蒸鍍時，表面溫度皆維持於指定溫度。
5-1-1 於室溫 (300K) 蒸鍍
於室溫下，將 0.2 ML 矽原子蒸鍍於銀/矽(111)-(√3x√3)表面上。使用 STM 觀察其表面，圖 5-1-1 為 STM 掃描所得之圖形。檢視 STM 數據可發 現蒸鍍於表面之矽原子多數形成矽原子團，並分布於 √3x√3 島之邊緣以 及 √3x√3 重構之邊界。圖 5-1-2 可見矽原子團沿著 √3x√3 島之邊緣 聚集，圖 5-1-3 為矽原子聚集於 √3x√3 重構邊界之 STM 圖。少數矽原 子團散布於 √3x√3 重構表面上，圖 5-1-4 上之矽原子團呈現散布的狀態。
在此實驗條件下，無發現任何週期性結構。
圖 5-1-1 圖 5-1-2
圖 5-1-1 於室溫蒸鍍 0.2 ML 矽於 √3x√3 表面 [-2.1V，100x100 nm2] 圖 5-1-2 矽原子團沿著 √3x√3 島之邊緣聚集 [-2.1V，40x40 nm2]
圖 5-1-3 圖 5-1-4
圖 5-1-3 矽原子聚集於 √3x√3 重構邊界 [-2.1V，30x30 nm2] 圖 5-1-4 矽原子團散布於表面上 [-2.1V，30x30 nm2]
5-1-2 於 370K 蒸鍍
將銀/矽(111)-(√3x√3)表面加熱至 370K，並維持恆溫，隨後鍍上 0.2 ML 之矽原子。圖 5-1-5 為於 370K 蒸鍍之 STM 圖，明顯可見散布於 √3x
√3 重構表面之矽原子團數量減少，大多數之矽原子團分布於 √3x√3 島 之邊緣以及 √3x√3 重構邊界。此表示多數矽原子蒸鍍上表面後，隨即往
√3x√3 島之邊緣以及 √3x√3 重構邊界移動。圖 5-1-6 為矽原子團沿
√3x√3 島之邊緣聚合之 STM 圖，圖 5-1-7 為矽原子團站在 √3x√3 重 構邊界。
圖 5-1-5 圖 5-1-6
圖 5-1-5 於 370K 蒸鍍 0.2 ML 矽於 √3x√3 表面 [-1.6V，100x100 nm2] 圖 5-1-6 矽原子團沿 √3x√3 島之邊緣聚合 [-1.6V，40x40 nm2]
圖 5-1-7
圖 5-1-7 矽原子團聚集於 √3x√3 重構邊界 [-1.6V，20x20 nm2]
5-1-3 於 420K 蒸鍍
0.2ML 矽蒸鍍於 420K 之 √3x√3 表面上。由圖 5-1-8 可看出，站立 於 √3x√3 島邊緣之矽原子團數量減少許多，且上層 √3x√3 島面積有 擴大的趨勢。蒸鍍之矽原子落到表面上後，到達 √3x√3 島邊緣之矽原子 傾向加入 √3x√3 島，使 √3x√3 島面積增大。圖 5-1-9 與 5-1-10 顯示
√3x√3 島因有矽原子加入，而邊緣呈現崎嶇狀。於圖 5-1-11 中，虛線圈 內之暗點為 √3x√3 島擴張時產生的表面瑕疵 (Defect)。
圖 5-1-8 圖 5-1-9
圖 5-1-8 於 420K 蒸鍍 0.2 ML 矽於 √3x√3 表面 [-1.7V，100x100 nm2] 圖 5-1-9 矽原子加入√3x√3 島，而使島邊緣崎嶇 [-1.7V，20x20 nm2]
圖 5-1-10 圖 5-1-11
圖 5-1-10 矽原子加入√3x√3 島，而使島邊緣崎嶇 [-1.7V，30x30 nm2] 圖 5-1-11 橘圈中暗點為 √3x√3 島擴張時產生的瑕疵 [-1.7V，15x15 nm2]
5-1-4 於 470K 蒸鍍
將銀/矽(111)-(√3x√3)表面加熱至 470K，並於該溫度下蒸鍍上 0.2 ML 矽原子。圖 5-1-12 為該實驗條件之 STM 圖，經統計，上層 √3x√3 島面 積比例呈現上升的趨勢，且發現 √3x√3 表面產生許多瑕疵 (Defect)。圖
5-1-13 為表面瑕疵之 STM 圖，在白色虛線圈中，可發現瑕疵位於矽原子團 旁邊。說明 √3x√3 重構之頂層銀原子層遭矽原子團破壞，而出現 Defect。
圖 5-1-14 之黑色虛線圈內為√3x√3 島擴張時所形成之 Defect。白色虛線 圈處為島擴張即將閉合，有機會形成 Defect 的位置。
圖 5-1-12 圖 5-1-13
圖 5-1-12 於 470K 蒸鍍 0.2 ML 矽於 √3x√3 表面 [+1.7V，100x100 nm2] 圖 5-1-13 矽原子團使表面產生瑕疵 [+1.7V，20x20 nm2]
圖 5-1-14
圖 5-1-14 綠圈處島擴張所形成之瑕疵。藍圈處為島擴張即將閉合，有機會 形成瑕疵的位置 [+1.7V，20x20 nm2]
5-1-5 於 520K 蒸鍍
蒸鍍 0.2 ML 矽至 520K 之 √3x√3 表面上。由圖 5-1-15 可見，√3x
√3 島之邊緣幾乎無矽原子團，且 √3x√3 島的面積仍舊可看出持續擴張 的趨勢。圖 5-1-16 顯示，新生成之 √3x√3 島邊緣略為崎嶇，且少有矽原 子團站立於島邊緣，但依然可在 √3x√3 重構邊界上發現矽原子團存在。
於圖 5-1-16 亦可看見表面上仍有些許 Defect 出現，並不會因實驗之蒸鍍溫 度較高而消失。
圖 5-1-15 圖 5-1-16
圖 5-1-15 於 520K 蒸鍍 0.2 ML 矽於 √3x√3 表面 [-1.8V，100x100 nm2] 圖 5-1-16 即使蒸鍍溫度較高，表面仍會產生瑕疵 [-1.8V，40x40 nm2]
5-1-6 於 570K 蒸鍍
於 570K 蒸鍍矽原子於 √3x√3 表面上。圖 5-1-17 為蒸鍍矽原子後之
√3x√3 表面。矽原子團分布稀疏，且少有矽原子團站立於 √3x√3 島邊 緣。多數蒸鍍於表面之矽原子，皆經由 √3x√3 島之邊緣加入矽基底，形 成新生之 √3x√3 島。圖 5-1-18 顯示，在此實驗條件下，新生之√3x√3 區域會有 Defect 出現，此乃 √3x√3 島擴張產生之 Defect。
圖 5-1-17 圖 5-1-18
圖 5-1-17 於 570K 蒸鍍 0.2 ML 矽於 √3x√3 表面 [-1.8V，100x100 nm2] 圖 5-1-18 新生之 √3x√3 區域依舊會產生瑕疵 [-1.8V，20x20 nm2]
5-1-7 於 620K 蒸鍍
將 √3x√3 表面加熱至 620K，並蒸鍍 0.2 ML 之矽原子。圖 5-1-19 可 發現，√3x√3 表面上之矽原子團數量稀少，代表蒸鍍之矽原子多數進入 基底內。亦觀察到 √3x√3 表面之 Defect 數量急遽上升，且√3x√3 島之 邊緣也變得非常崎嶇。圖 5-1-20 為小尺度之 STM 圖，其 Defect 數量與先 前較低溫之實驗條件相比，出奇地多。銀/矽(111)-(√3x√3)重構之形成溫 度約在 600K，本實驗之蒸鍍溫度為 620K，故矽原子加入 √3x√3 島的機 制受到干擾，而產生如此多的 Defect。
圖 5-1-19 圖 5-1-20
圖 5-1-19 於 620K 蒸鍍 0.2 ML 矽於 √3x√3 表面 [+1.7V，100x100 nm2] 圖 5-1-20 表面產生極多瑕疵 [+1.7V，30x30 nm2]
5-1-8 於 670K 蒸鍍
將 0.2 ML 之矽原子蒸鍍於 670K 之 √3x√3 表面。自圖 5-1-21 可觀 察到 √3x√3 島之比例大幅下降，且表面平整，島之邊緣相對平滑，幾近 無缺陷存在。670K 已高於銀/矽(111)-(√3x√3)之重構溫度，受該因素影響 導致 √3x√3 島之比例下降。圖 5-1-22 可見有些許蒸鍍於表面之矽原子 會聚集在 √3x√3 重構邊界上，顯示該重構邊界對於蒸鍍落下之矽原子來 說是個相對穩定的位置。
圖 5-1-21 圖 5-1-22
圖 5-1-21 於 670K 蒸鍍 0.2 ML 矽於 √3x√3 表面 [-1.9V，100x100 nm2] 圖 5-1-22 矽原子聚集於 √3x√3 重構邊界上 [-1.9V，40x40 nm2]
62
組圖 5-2-1 (b)-(f) 為各蒸鍍溫度之 STM 圖。觀察發現，隨著表面溫度 提高，√3x√3 島的面積亦會隨之升高。於 670K 時，島面積比例反轉下 降。為比較不同蒸鍍溫度之√3x√3 島的面積大小，須定義 √3x√3 島的 面積比例為：
Area ratio of Islands = 𝐴𝑟𝑒𝑎 𝑜𝑓 𝑖𝑠𝑙𝑎𝑛𝑑𝑠 𝐴𝑟𝑒𝑎 𝑜𝑓 𝑡𝑜𝑡𝑎𝑙 𝑖𝑚𝑎𝑔𝑒
統計時，選用圖中只有上下兩層之 STM 圖作為統計樣本。或經裁切後，圖 中須只有上下兩層之圖形始可選用，並依 STM 圖之總面積作加權計算，
即得到島面積比例 (Area ratio of islands)。
圖 5-2-2 為蒸鍍溫度對 √3x√3 島面積比例之統計圖。統計乾淨銀/矽 (111)-(√3x√3)表面之島的面積比例作為對照，以橘色方點表示，統計結果 為 54 ± 2 %。而根據銀/矽(111)-(√3x√3)重構之√3x√3 島的形成原理可
圖 5-2-2 蒸鍍溫度對 √3x√3 島面積比例統計圖
知，該值應接近 50% [26]，本實驗之統計結果與理論值大致相符。 異同，可區分為 Homo-epitaxy (material A on substrate A) 與 Hetero-epitaxy (material A on substrate B)。
Homo-epitaxy 的成長模式有兩種形式。如原子於表面之擴散速度較慢，
或者距離台階邊緣較遠，則原子會於表面聚集，形成多個二維島。表面上 的二維島將逐漸合併成為新一層之連續表面，此即為 Layer-by-layer growth
mode by 2-D island nucleation。如果表面的台階密度較高，或原子於表面之 擴散距離較長，則原子會於台階邊緣聚，結合進台階，且並不會於表面形 成二維島，此即為 Step-growth mode。
Hetero-epitaxy 的成長模式可分為下列三種： Frank-Van der Merwe growth mode、Volmer-Weber growth mode 以及 Stranski- Krastanov growth mode。Hetero-epitaxy 的成長模式與基底之表面自由能 (Surface free energy, σs )、薄膜材料之表面自由能 (σf ) 和基底-薄膜之間的介面能 (Interface
energy, σi ) 有關。在此忽略基底-薄膜之間的介面能，僅考慮基底與薄膜 之表面自由能。如基底之表面自由能大於薄膜材料之表面自由能(σs >σf )，
則薄膜材料會 wetting 基底，以 layer-by-layer 形式成長於基底上，此即為
Frank-Van der Merwe growth mode。如基底之表面自由能小於薄膜材料之表 面自由能 (σs <σf )，則薄膜材料無法 wetting 基底，換句話說僅有部分基 Krastanov growth mode。
Surfactant effect [34][35][36] 用有如表面活性劑 (Surfactant) 一般，故稱該現象為「Surfactant effect」。
使用 surfactant effect 成長薄膜的方法稱為 Surfactant mediated epitaxy (SME)。
且鋪附於矽基底上之單層砷元素會 Passivate 半導體表面之未鍵結之懸鍵 (Dangling bond)，故會降低表面的化學活性並更改表面性質。
有 許 多 元 素 皆 可 於 鋪 附 於 鍺 / 矽 或 矽 / 鍺 系 統 的 基 底 上 ， 並 發 揮 Surfactant 的作用，改變表面的成長模式。如 IA 族元素氫(H)、III A 族元素 鎵(Ga)和銦(In)、IV A 族元素錫(Sn)和鉛(Pb)、V A 族元素砷(As)、銻(Sb)和 鉍(Bi)、VI A 族元素碲(Te)與貴金屬金(Au)。
銀/矽(111)-(√3x√3)重構之形成機制
圖 5-2-3 為 √3x√3 重構形成的步驟分解圖 [26]。銀原子會取代 7x7 重構之頂層矽原子並形成 √3x√3 重構 (√3x√3 Hole)，而被取代的矽則 會於已形成 √3x√3 重構的旁邊堆積成島，並與銀原子形成 √3x√3 重 構 (√3x√3 Islands) ，且上下層比例接近 1：1。
圖 5-2-4 (a) 為矽(111)-(7x7)重構之 STM 圖，圖 5-2-4 (b) 為 √3x√3 重構之 STM 圖。可發現在同一台階上，7x7 重構之表面平整，而√3x√3 重構表面有高低雙層之分。此高低落差即為 √3x√3 重構的形成過程中所 造成。
圖 5-2-3 √3x√3 重構形成的步驟分解圖 [26]
圖 5-2-4 (a) 乾淨之矽(111)-(7x7) 表面 [+1.0V，100x100 nm2]
(b) 乾淨之銀/矽(111)-(√3x√3) 表面 [-1.3V，100x100 nm2]
圖 5-2-4 (a) 圖 5-2-4 (b)
溫度對 √3x√3 島擴張的影響
時，僅有少量之矽原子團站立於√3x√3 島緣，重構邊界上之矽原子團數 合了 Homo-epitaxy 的 Step-growth 以及 Surfactant effect。因銀/矽(111)-√3x
√3 重構之形貌有許多的「島緣」，故矽原子會以 Step-growth 模式併入基 底。而如以 Step-growth 模式併入基底，則島緣上層之矽原子需跳至島緣下 層，並且與島緣下層重構之銀原子層發生交換，使銀原子層「浮」在最頂 層，完成合併入√3x√3 島的機制。
比較乾淨√3x√3 島之邊緣 (圖 5-2-5 (a)) 以及於 670K 蒸鍍矽後之島 邊緣 (圖 5-2-5 (f))。可發現於 670K 蒸鍍矽後，其島之邊緣並非如此平滑，
乃因蒸鍍於表面之矽原子擴散至島緣後，併入基底所致，其機制與較低溫 時相同。不過 670K 時，表面溫度超過了銀/矽(111)-(√3x√3)重構之形成 溫度，根據該重構的形成機制可知，銀原子「挖掘」的作用出現，此導致
√3x√3 表面之上下層比例一直維持於 1：1 左右，即上層島面積比例趨近 圖 5-2-6 於島緣發生原子交換的 Step-growth 模式
50%。推測矽原子擴散至島緣併入上層島後，應有部分上層島的結構自邊 緣崩解，為一動態的平衡，使得下上層可恆定於 1：1 的比例。
擴散(Diffusion)與反應(Reaction)為兩個影響原子成核和成長的微觀過 程。如僅考慮原子隨機擴散，並碰撞後成核，且原子聚合並不需克服任何 能障，則該聚合機制稱為 Diffusion limited aggregation (DLA)。反之，除了 原子隨機碰撞的過程外，一併考慮聚合所需克服的能障，則稱該聚合機制 為 Reaction limited aggregation (RLA)。 [37][38]
本系統在室溫下即觀察到矽原子擴散至島之邊緣後，堆積於島緣的上 下兩層。如表面溫度可克服矽-銀原子交換的能障，則矽原子隨機擴散至島 緣後，將以 Step-growth 的形式發生矽-銀原子交換併入上層島緣，該聚合 現象可視為 Reaction limited aggregation 的一個佐證。
√3x√3 島擴張所產生的瑕疵 (defect)
圖 5-2-7 為 √3x√3 島擴張示意圖。√3x√3 島邊緣的擴張並非等速 生長，因此有機會於表面生成瑕疵 (Defect)，白圈處即為瑕疵。圖 5-2-8 為 於 570K 蒸鍍矽之 STM 圖。黑色虛線圈內為因 √3x√3 島擴張而產生之 瑕疵，白色虛線圈處為 √3x√3 新生地即將閉合，有機會產生瑕疵的位置。
圖 5-2-7 √3x√3 島擴張示意圖
圖 5-2-8
圖 5-2-8 於 570K 蒸鍍 0.2ML 矽於表面上，綠圈處為 √3x√3 島擴張產生 之瑕疵，藍圈處為 √3x√3 新生地即將閉合 [-1.8V，20x20 nm2]
5-3 矽在銀/矽(111)-(√3x√3) 表面上的成長 ── 不同鍍量
已知 0.2 ML 矽原子分別蒸鍍於 570K 與 670K 之 √3x√3 表面會出現 截然不同的表面形貌。670K 之 √3x√3 表面受到銀原子作用的影響，抑
已知 0.2 ML 矽原子分別蒸鍍於 570K 與 670K 之 √3x√3 表面會出現 截然不同的表面形貌。670K 之 √3x√3 表面受到銀原子作用的影響，抑