實驗結果與比較

52

53

以前面章節所提到的二階段式反覆移動的演算法跟此章節所設計的演算法執行 測試電路中的 5 個例子做比較。下表 5-3 展示了這二種方式在總移動量與執行時間之 比較，在總長度方面，由於在我們的方法當中，在縮短支線的長度後有將暫存器進行 增長的階段，而在整體支線長度減少演算法當中則是縮短所有支線的長度，並且不進 行增長，因此在我們的方法中會產生較長的支線總長度。

在移動總量方面，由於我們的方法中，只針對最長支線長度的暫存器以及最短支 線長度的暫存器進行重設定，因此，總移動量會比整體支線長度減少演算法減少了許 多，也避免過多的移動造成重新繞線。

在執行時間方面，因為在我們的方法中，所要被重設定的暫存器為最長或最短支 線的暫存器，在此狀況下暫存器的數量並不會直接的影響到要移動暫存器的數量，因 此在執行時間方面受到暫存器數量的影響較小，而是受到暫存器移動數量的影響，當 暫存器移動的越多，執行時間越久；相反的，在減少所有支線總長度方面，因為要將 所有的暫存器進行縮減，因此執行時間方面會直接受到暫存器數量的影響而增加執行 的時間。

表 5-3 總移動量之比較

電路

整體支線長度減少演算法 我們的方法

支線總長 度(um)

總移 動量 (um)

執行 時間 (sec)

支線總長 度(um)

總移 動量 (um)

執行 時間 (sec) Circuit 01 879.5 1343 0.29 2131.06 96.9 0.002 Circuit 02 2518 2624 0.577 5138.01 27.0 0.004 Circuit 03 3008 2674 1.086 5662.5 29.5 0.003 Circuit 04 4391 3662 1.146 7992 73.0 0.003 Circuit 05 7893 5550 2.667 13438 9.0 0.003

下表 5-4 展示了二種降低時脈差異的方式在時脈差異減少方面的比較，在支線長 度最大差異方面，整體支線長度減少的方式中，是所有支線長度整體的下降，因此造 成了在最長與最短支線長度同時縮減；而在我們的方法中，採用的是最長支線長度的

54

縮減與最短支線長度的增長，因此在這過程中，會逐漸的減少支線長度的最大差異，

在藉由 Elmore 延遲計算出最長與最短支線長度差異的延遲時間，在時脈差異減少方 面，平均減少了 9.98%。

表 5-4 時脈差異減少之比較

電路

整體支線長度減少演算法 我們的方法

支線長度 最大差異

(um)

時脈 差異 (ps)

差異 減少

(%)

支線長度 最大差異

(um)

時脈 差異 (ps)

差異 減少

(%) Circuit 01 228 15.79 6.7 206 14.63 13.6 Circuit 02 286 21.06 5.6 271 20.19 9.5 Circuit 03 289 21.34 5.6 284 21.07 6.8 Circuit 04 307 22.88 6.0 274 20.20 16.9 Circuit 05 302 22.45 2.9 299 22.40 3.1

下圖 5-8 為 5 個測試資料分別在整體支線長度減少以及我們所使用的方法在時脈 差異中做比較，每項測試資料中的三個數值依序為原始的時脈差異、整體支線長度減 少的時脈差異和我們所使用的方法時脈差異，在此圖中可以看到，我們所使用的方法 得到了較少的時脈差異值。

圖5-8 時脈差異比較 0

5 10 15 20 25 30

Circuit01 Circuit02 Circuit03 Circuit04 Circuit05

原始的電路 整體支線長度減少 我們的方法

55