帶差參考電路

由於大部份的製程參數隨著溫度變化，因此，如果一參考電路與 溫度無關，則它通常也和製程無關。利用二個方向相反的溫度係數（

Temperature coefficients, TC）做適當的權重相加，便可以形成零 TC 值，並得到一個與溫度無關的電路。例如：對二個隨溫度變動相反方 向 之 電 壓 V₁ 和 V₂ 而 言 ， 可 以 選 擇 A₁ 和 A₂ 使 得

1 1 2 2

A × ∂V / T A∂ + × ∂V / T 0∂ = ， 得 到 一 參 考 電 壓 V_REF 為 V_REF=A₁V₁+A₂V₂，則 V_REF與溫度無關。在半導體技術中，雙載子電 晶體的特性已被證明最可以提供正和負 TC 值，將分別解釋如下[7]

。

„ 正 TC 電壓：二個雙載子電晶體操作於不同的電流密度下，其基 極-射極電壓差和絕對溫度成正比。例如：圖3.4 假設二個相同的 電晶體（I_S1=I_S2）分別偏壓於集極電流為 nI₀和I₀並忽略其基極電 流，則

BE BE1 BE2

0 0

T T

S1 S2

T

V V V

nI I

V ln V ln

I I

V ln n

∆ = −

= −

=

（3-1）

因此，V_BE 之差異顯示了一個正的溫度係數，且其值與溫度或集 極電流特性無關：

VBE k T qln n

∂∆ =

∂ （3-2）

„ 負 TC 電壓：雙載子電晶體之基極-射極電壓顯示了一個負 TC 值。

對一個雙載子元件而言，可以寫出

BE

C S

T

I I expV

= V （3-3）

其中 V_T = kT/q ，k 為波茲曼常數（Boltzmann constant），T 代表 絕對溫度，q 為基本電荷。飽和電流 I_S和 µkTn_i²成比例，其中 µ 象徵了少數載子之遷移率，而n_i象徵了矽晶之內的本質少數載子 濃度。這些數值對於溫度之相關性可表示為µ µ∝ ₀T^m ，其中 m≈ −3/ 2且n_i² ∝T exp[ E /(kT)]³ − _g ，其中E_g ≈1.12eV為矽的能帶 差，因此

4 m g S

I bT exp E kT

+ −

= （3-4）

其中 b為比例因子。寫出V_BE =V ln(I / I )_{T C S} ，假設 IC對溫度無關，

將V_BE對T取微分，可得到

BE T C T S

S S

V V I V I

T T ln I I T

∂ =∂ − ∂

∂ ∂ ∂ （3-5）

從（3-4）式中，可以得到

^IS b(4 m)T^{3 m}exp ^Eg bT^{4 m}(exp ^Eg)( ^Eg₂)

T kT kT kT

+ − + −

∂ = + +

∂ （3-6）

因此，

T S T g

2 T S

V I V E

(4 m) V

I T T kT

∂ = + +

∂ （3-7）

利用式（3-5）和（3-7），可以寫出

BE T C T g

2 T S

BE T S

V V I V E

ln (4 m) V

T T I T kT

V (4 m)V E / q

T

∂ = − + −

∂

− + −

=

（3-8）

式（3-8）給定了在一給定溫度 T 時之基極-射極電壓的溫度係數 值，顯示了和 V_BE本身的相關性。當V_BE ≈750mV且 T=300K 時

，∂V / T_BE ∂ ≈ −1.5mV / K。

圖 3.5 帶差參考電路電路圖

電路如圖 3.5 所示。輸出的電壓值由式 3-9 決定，其值與溫度無 關。

_{out BE3 D6 2 BE3} ² _T

1

V V I R V 3.8R V ln n

= + = + R （3-9）

M1、M2 和 M4、M5 為疊接的電流鏡，藉由疊接的架構，使得 帶差參考電路的輸出電壓對電源供應器端的雜訊有更高的抵抗能力

。S1、S2 和 S3 為起始（Start-up）電路，在一般狀態時 S1、S3 ON

，S2 OFF。當 M1 閘極端的初始狀態為 HIGH，則電晶體 S1 將處在 OFF 的狀態，進而使得電晶體 S3 OFF，此時電晶體 S3 的 VSG要小於 V_TH而把 S2 的閘極端電壓降至低電位，S2 ON，一路電流從 S2 的源 級流入至M7 並使得帶差參考電路開始啟動。啟動後的帶差參考電路

，M1 閘極端降至低電位，使得 S1 與 S3 ON，S2 的閘極端回復至高 電位使得電晶體S2 OFF，Start-up 電路將不再對帶差參考電路產生影 響。

圖 3.6 為帶差參考電路對溫度變異的模擬，模擬範圍為-40°C 至 125°C[8]，此範圍為台積電 .18 製程 BJT 模型的適用範圍，結果顯示 約為53 ppm °C。

圖3.6 帶差參考電路對溫度變異的模擬結果

3.3.2 運算放大器

如圖3.7 為一定電流產生電路，從帶差參考電路輸出一個穩定的 電壓 V_REF 進入運算放大器，藉由負回授的機制造成虛短路，則外接 電阻 R_B兩端的電壓分別為 V_DD與 V_REF ，進而產生穩定的電流。R_B 採用外接的方式，除了可以避免 Layout 電阻阻值隨製程飄移而影響 輸出電流範圍的準確性外，也可以藉由改變外接電阻阻值的大小，調 整輸出電流的範圍，以適應不同系統對電流範圍的需求。

圖 3.7 定電流產生電路

為了得到較精確的電壓值與較大的相位距離，在運算放大器的部 份本論文採用摺疊疊接式（Folded cascode）運算放大器，其具有開 迴路增益較大與單一主極點的特性，電路如圖3.8 所示。此運算放大 器的規格，將著重在高開迴路增益與低單位增益頻寬（Unity gain bandwidth）上，高開迴路增益使得單位增益緩衝器（Unity gain buffer

）有較高的精確度，而低單位增益頻寬有助於抑制高頻雜訊使得輸出

電壓更為穩定。

圖3.8 摺疊疊接式運算放大器

圖 3.9 摺疊疊接式運算放大器，交流分析模擬結果

圖 3.9 為運算放大器的 AC 分析模擬結果，在 TT 狀態下，開迴 路增益為66.358dB，單位增益頻寬為 57.328MHz，表 3.3 為其他狀態

（corner）下的模擬結果。

FF SS SF FS 開迴路增益（dB） 64.712 66.698 66.729 64.625 單位增益頻寬（MHz） 61.4 53.821 56.455 58.072

表 3.3 開迴路增益與單位增益頻寬在其他 corner 下的表現

若要使單位增益頻寬 ω_u更低，以濾除更多的雜訊，根據式 3-10

，可藉由增加外接的電容負載 C_L降低 ω_u，其中 g_m1為輸入差動對電 晶體的轉導。

_u ^m1

L

g

ω

= C

（3-10）

MOSFETs 之轉導在類比電路中決定了雜訊、小信號增益和速度 等效能參數。基於這個原因，通常使偏壓電晶體的轉導和供應電源無 關是較為理想的。

圖 3.10 電阻之電流鏡偏壓

一般的電阻之電流鏡偏壓如圖3.10，無法提供與供應電源無關的

的變化的關係為

( ) ( )

( )

²

OUT

1 1 1

W / L I VDD

R 1/ gm W / L

∆ = ∆ ×

+ （3-11）

為了得到一較不敏感的答案，假設電路必須自行偏壓，則 I_ref必 須由 Iout推導出。如圖 3.11，在忽略基體效應、有限輸出阻抗、幾何 形狀不匹配等二階效應的條件下，可推導以下關係式[9]

GS1 GS2 D2 S

V =V +I R （3-12）

(

^out

) (

^out

)

^{out S}

n ox N n ox N

2I 2I

C W / L C K W / L I R

µ ⁼ µ ⁺ （3-13）

(

^out

)

^{out S}

n ox N

2I 1

1 I R

C W / L K µ

 − =

 

  （3-14）

( )

2

out 2

n ox N S

2 1 1

I 1

C W / L R K µ

 

= ×  − 

  （3-15）

因此M1 的轉導值為

( )

m1 n ox N D1

S

2 1

g 2 C W / L I 1

R K

µ ^{ }

= =  −  （3-16）

其值只與電阻 R_S以及 M1、M2 的電晶體大小比例有關，而與 VDD 無關，與 µ_nC_ox無關。這樣轉導值對於供給電壓與溫度的變化有很小 的相依性。設計時如果令M2 的尺寸為M1的四倍，則 K=4，g_m1=1/R_S

，可設計出轉導值大小只與電阻 R_S相關。由此偏壓電路提供偏壓的 電晶體皆具備固定轉導的特性。

圖3.11與供應電源無關之電流電路

上述的電路架構雖然具有定電導的特性，但由於輸出阻抗過低，

此缺點將會使電流源容易受到通道長度調變效應的影響，一般的解決 方式都是採用串接電流鏡的架構來解決。如此一來將會使輸出端的訊 號變動範圍縮小，而解決的方法是採用寬振幅串接式電流鏡之電路，

如圖3.12所示。

圖3.12寬振幅偏壓電路

在圖 3.12中，MN1 為一個二極體連接型式的電晶體，其主要的 功能是提供 MN2 偏壓。MN1 產生一個適當的偏壓來控制 MN2，且 MN2 是用來增加 MN3 的 V_GS，並將 MN3 電晶體的 V_DS控制在飽和 區的邊緣，因此MN3的 V_DS會相當的小。再利用 MN2與MN3 將電 流複製到 MN4 與 MN5 上，由於串接電晶體的關係，使電路具有高 輸出阻抗，能夠避免電流源受到通道長度調變效應的影響。因為

(

^{W / L}

)

_MN3⁼

(

^{W / L}

)

_MN5^，

(

^{W / L}

)

_MN2 ⁼

(

^{W / L}

)

_MN4^{，所以MN4會有 MN2}

的特性及 MN5 會有 MN3 的特性，故輸出端的訊號變動範圍較傳統 的串接式電流鏡要來的大。

圖 3.13寬振幅定電導偏壓電路

綜合以上的考量，圖 3.13 為寬振幅定電導電路，用來做為摺疊 疊接式運算放大器的偏壓電路，此種架構非常適合於低供應電壓的設 計。MN15、MN16、MN17和MP18 為Start-up電路，當寬振幅定電 導偏壓電路中沒有電流時，MN17 將會 OFF，由於 MP18 永遠保持 ON，因此會將 MN15和MN16的閘極端拉至高電位，此時電流會注 入寬振幅定電導偏壓電路，使得偏壓電路開始啟動。啟動後，MN17

也會跟著 ON，MP18 所有輸出的電流會從 MN17 流出，使得 MN15 和 MN16 的閘極端推至低電位，MN15 和 MN16 OFF 並不再影響偏 壓電路。

圖 3.14 為寬振幅定電導偏壓電路的輸出電流對供應電壓變化的 模擬結果，在TT狀態下，當供應電壓從1.8V 降至1.2V 時，電流的 變化率約為 2％。表 3.4 為寬振幅定電導偏壓電路在其他corner 下的 模擬結果。

圖3.14 寬振幅定電導偏壓電路，輸出電流對供應電壓變化模擬

FF SS SF FS

電流變化率（％） 5 2 2 2

表3.4 電流變化率在其他corner下的表現

在文檔中 y h EQ~ G M09201016 Bav G t OGqu{thZ mWG A 10-bit 250-MSPS Digital to Analog Converter for WLAN Applications DGLuqT 10250MSPS h j (頁 37-47)