電路設計考量

圖3.27 單位電流源電路

圖 3.27 為一個單位電流源的電路圖，包含了數位部份與類比部 份。數位部份包含了邏輯解碼電路與高速門閂電路，其中解碼電路是

由 AND-OR 閘所構成，負責選擇電流矩陣中所要開啟或關閉的電流

源，而高速門閂電路的功能是使所有電流源的開關能夠同步，並藉由 額外並聯的 PMOS 電晶體，減少輸出端的上升時間。類比部份則包 含了差動疊接的開關與電流源。

在設計單位電流源類比部份時，必須考慮突波的問題，因為突波 會使雜訊變得較大，也會影響到電路的穩定時間，進而影響到數位類 比轉換器的操作速度。突波產生的原因有以下幾點[14]：

(1) 輸入訊號的不同步。

(2) 電流源開關同時的關閉。

(3) 數位訊號直接貫穿電流開關到輸出。

(4) 電流源輸出電壓的波動。

為了解決輸入訊號不同步的問題，本論文將高速門閂電路放置在 開關的前端，使得在邏輯解碼電路中產生的延遲，透過高速門閂電路 達成同步。造成電流開關同時關閉的原因，主要是由於上升與下降的 時間相同，造成兩個訊號交錯的位置在 VDD／2，這將使得兩個電晶 體開關同時關閉，並使得電流源跟著關閉。之後要再將電流源打開，

則電晶體必須先經過線性區再回到飽和區，這樣不但會降低速度，也 會產生突波。為了解決這個問題，本論文藉由額外並聯的 PMOS 電 晶體，減少輸出端的上升時間，使得訊號交錯的位置大於 VDD／2

，差動開關也就不會同時關閉。結果如圖 3.28 與圖 3.29 所示，當訊 號交錯點在 VDD／2 時，電流源輸出端電壓的變動較大，當訊號交 錯點高於VDD／2時，電流源輸出端電壓的變動較小。

圖3.28 訊號交錯的位置等於VDD／2

圖3.29 訊號交錯的位置大於VDD／2

數位訊號直接貫穿至電流開關輸出，主要是由於電晶體開關的閘源極 間的寄生電容所造成，數位信號透過寄生電容耦合到輸出端，使得輸 出端在開關切換時有較大的突波。為了解決這個問題，本論文在開關 電晶體電路上再疊接一級NMOS電晶體來隔絕開關電晶體的寄生電 容與輸出端。當控制信號由低到高時，開關電晶體形成通道，疊接電

晶體仍保持在關閉狀態，因此從開關電晶體的汲極到輸出端的路徑上 保持開路，阻止了信號的耦合。當控制信號從高到低時，初始仍會有 部份控制信號耦合至輸出，但當疊接電晶體開始關閉後，之後的控制 信號將不會再耦合到輸出端[15]。電流源的輸出電壓波動，是由於電 流源的輸出阻抗不夠高，因此本論文採取將電流源疊接以提高輸出阻 抗。