應變矽(Strain Silicon)技術

在過去 30 年間，MOSFET 的閘極線寬已從 10μm 縮減到 45 nm 。 由於在製造 CMOS 的技術上，可以使功率消耗不斷降低，因此造就 了 CMOS 元件成為 IC 工業中最佔優勢的技術。 而最令人驚異的是，

MOSFET 的結構在這 30 年間僅改變少許。 在這 30 年間，Intel 邏輯 工業中，MOSFET 結構的革命性改變，主要的結構改變有如[30]，(1)

在 1970 年，使用鋁金屬( Al )於複晶矽閘極。 (2) 在 1980 年，側壁 ( Spacer )的增加、低摻雜汲極( Light Doped Drain, LDD )以及自行對準 矽化物。 (3) 2003 年矽化鎳金屬材料( NiSi )與受機械應力的應變矽於 90 nm 技術中產生，受機械應力的應變矽目前依舊受到矚目並持續發

展中。

由於矽的晶格常數 ( Lattice Constant ) 為 5.43 Ǻ，鍺則為 5.65 Ǻ，兩者相差約 4 %，因為鍺晶層之晶格( Lattice )常數較矽晶體長約 4 %，所以矽鍺層需有所形變( Strain )，使其在平面( In-plane )方向的 晶格常數縮小以與矽層相同，在成長縱向( Out-of-plane )方向則增加。

此種結構的形變的型式稱為壓縮形變( Compressive Strain )。 另外一 種主要的磊晶結構是將晶格常數較小的薄矽層成長在晶格常數較大 的矽鍺層上，使其在平面方向的晶格增長以與矽鍺層相同，在縱向方 向則縮小。 此種結構的形變的型式稱為擴張形變( Tensile Strain )。 此 種結構係以矽基板為主體，先行成長一矽鍺緩衝層( Buffer Layer )，

一般矽鍺緩衝層的厚度為數微米，其中的鍺含量以漸進的方式增加，

以將形變能量控制在矽基板處釋放，並將產生的差排等缺陷侷限在基 板內。 能量釋放後的緩衝層最表面晶格常數回復無形變( Relaxed ) 時的狀態，但保持低缺陷密度。 之後在於其上成長擴張形變的薄矽

層。 此種結構由於能同時增進電子與電洞的遷移率( Mobility )，提升 元件的驅動電流，因此適合互補式金氧半場效電晶體( CMOS )元件的 研製。 這種能夠同時改良 PMOS 與 NMOS 的特性元件，一般稱為應 變矽通道 COMS 元件。 實驗上已驗證應變矽通道無論是使用在 PMOS 或 NMOS，均能顯著地增進驅動電流，加快電路的操作速度

[31]。 這則歸因於應變矽通道中的形變引起的導帶( Conduction Band ) 與價帶( Valence Band ) 的分離( Splitting )，能減少電子的谷間散射 ( Inter-valley Scattering ) 與 電 洞 的 能 帶 間 散 射 ( Inter-band Scattering )，同時也減少載子的等效質量( Effective Mass )，所以遷移 率獲得了有效地提昇。

應變矽通道COMS由於能增進元件與電路的效能，因此深受業

界的矚目。但是在實際應用之時，仍須對可能產生的問題進一步地 掌控[32]。 像是：(1)基板缺陷。 一般使用矽鍺緩衝層的缺陷密度

在 10³~10⁴ cm^-2的範圍，必須要確定這些缺陷不會影響晶片內千萬個 元件的遷移率( Mobility )及接面漏電流。 (2)表面平坦度。 矽鍺緩 衝層磊晶成長後，表面會較原來的晶圓面粗糙，並因而造成後續成 長閘氣層的漏電流增加與可靠度劣化。 一般可以藉由化學機械拋光 研磨( CMP )處理來改善[33]。 (3) n型元素的擴散。 n型元素，如磷 與砷，在矽鍺內的擴散速度較在矽內增加甚多[34]。 在奈米級的元 件製作時，須特別注意對熱預算( Thermal budget )的監控，以避免造 成NMOS元件嚴重的短通道效應。 (4)自動金屬矽化( Salicide )製程 的熱穩定性。 由於矽鍺的熔點遠較矽為低，因此自動金屬矽化的熱 穩定性易較差，容易會有團聚化( Agglomeration )效應的發生，造成 寄生電阻的增加[35]。 進行相關處理時，亦須嚴加監控。 (5)鍺的

外擴散。 在閘氧層熱成長或源/汲植入後的退火等高溫製程時，鍺會 有明顯外擴散的情形發生。 若表面的應變矽( Strained Si ) 層太薄，

則擴散的Ge 成份會造成閘氧層界面態密度( Interface-state Density, Dit )的激增[36]，並進一步惡化前述自動金屬矽化熱穩定不佳的現象 [37]。 要避免此困擾，一般要求應變矽層的厚度須在 10 奈米以上。

(6)自動加熱效應( Self-heating )[38]。 由於矽鍺的熱導性遠較矽為 差，因此操作時會有類似SOI元件的自動加熱效應情形發生，設計元 件與電路時須將此效應考慮在內。

在PMOS中，當使用選擇性磊晶Si1-xGex汲極和源極區域時，縱 向單軸壓縮應力( Longitudinal Uniaxial Compressive Stress )施加在通

道內，將可增加電洞大約 50 %的移動率。 而在NMOS中，利用一層 擴張矽化氮覆蓋層( Tensile Silicon nitride-capping layer )，可將擴張應 力傳導進NMOSFET以增加電子移動率大約 20 % [30]。 應變矽使用 在CMOS元件中，可以分別增加NMOS 10 %及PMOS 25 %的飽和驅 動電流。 可見應變技術( Strain Technology )對於先進閘極工程是非 常有用的。

「局部機械應力控制」( Local Mechanical-Stress Control, LMC ) 為一種新的應變矽製程技術[41]，同樣可以有效地用來提高 CMOS

元件的電流驅動能力。 這種機械應力的產生，是使用矽化氮( SiN ) 層和鍺( Ge )離子的佈值方法來達到選擇性地鬆弛應力。 由選擇性 的控制矽化氮層的應力大小，可以改善n 型通道和 p 型通道 MOSFET 的驅動電流。 近年來的研究顯示從矽化氮層而來的機械張力應力會 影響驅動電流[38-42]，當矽化氮層的機械張力應力增加時，n 型通道

的驅動電流增加，但 p 型通道的驅動電流會減少，n 型通道和 p 型通 道的驅動電流是與機械應力有相關的。 而局部機械應力控制技術，

便可以利用矽化氮的沉積產生機械應力能階以及選擇性的鍺離子佈 值，同時達到 NMOS 與 PMOS 元件的驅動電流改善。

造成應變的製程技術非常多，大致上分成單軸應變矽(Uniaxial Strain-Si)技術與雙軸應變矽(Biaxial Strain-Si)技術。 例如：藉由覆蓋 SiN 當作 Capping Layer 在元件上面、Silicide 造成的應變、STI 製程、

SiGe 應用於源極/集極 (Source/Drain)與 Spacer 造成的應變皆可造成 單軸的應變。 由於載子在通道內傳導的方向為<110>方向，單軸應 變矽技術能在<110>方向造成的 E-K 圖較大的曲率(即較小的有效質 量)。 在眾多研究中可發現單軸應變矽技術可有效地使電流驅動力 增加。 此外，藉由漸層式 SiGe 在基板上、使用 SOI (Silicon on Insulator)或 SGOI (Silicon Germanium on Insulator)基板等皆為雙軸的 應變技術。